IIR滤波器的VHDL设计与仿真

上传者: wangqianqianlut | 上传时间: 2022-04-30 17:22:47 | 文件大小: 3.46MB | 文件类型: ZIP
采用一种基于FPGA的IIR数字滤波器的设计方案,首先分析了IIR数字滤波器的原理及设计方法,然后通过QuartusⅡ的设计平台,采用自顶向下的模块化设计思想将整个IIR数字滤波器分为:时序控制、延时、补码乘加和累加四个功能模块。分别对各模块采用VHDL进行描述后,进行了仿真和综合。

文件下载

资源详情

[{"title":"( 892 个子文件 3.46MB ) IIR滤波器的VHDL设计与仿真","children":[{"title":"h_adder.pof <span style='color:#111;'> 2.00MB </span>","children":null,"spread":false},{"title":"h_adder.sof <span style='color:#111;'> 464.56KB </span>","children":null,"spread":false},{"title":"h_adder.flow.rpt <span style='color:#111;'> 7.39KB </span>","children":null,"spread":false},{"title":"h_adder.lpc.txt <span style='color:#111;'> 1.04KB </span>","children":null,"spread":false},{"title":"h_adder.cmp.cdb <span style='color:#111;'> 1.84KB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明