差分时钟缓冲器US5D310 规格书

上传者: vvampire | 上传时间: 2022-11-09 17:51:43 | 文件大小: 1.48MB | 文件类型: PDF
US5D310是一款支持2.1GHz、2组10路差分输出的时钟缓冲器,每组输出可独立配置,适用于高频、低抖动时钟分配和电平转换。完全兼容Diodes PI6C49S1510A、TI LMK00301和IDT 8T39S11A。 特性:两组,每组5路共10路差分输出 支持LVPECL、LVDS或HSCL等电平规范 附加抖动:50fs(10kHz-20MHz@156.25MHz ) 输出间偏斜:10ps 器件间偏斜:30ps(最大值) 输入输出延迟:低于390ps(典型值) 最高工作频率:大于2.1GHz 3路输入信号选择 差分LVPECL、LVDS、HSTL的AC/DC输入 单端LVCMOS/LVTTL/HSTL输入 集成晶振电路,支持10-200MHz晶体,100MHz频率晶体积分抖动低于70fs

文件下载

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明