运算放大器的设计毕业论文

运算放大器的设计毕业论文 运算放大器（简称运放）是具有很高放大倍数的电路单元，在实际电路中通常结合反馈网络共同组成某种功能模块。运算放大器是许多混合信号系统和模拟系统中的一个组成部分。 运算放大器的设计是模拟集成电路版图设计的典型。需要确定设计目标，根据目标的需求，以及需要使用的电路工艺，决定具体的电路要求。这些要求包括：增益、电源电压、功耗、带宽、电路面积、噪声、失真、输入输等。 设计方法采用全制定模拟集成电路设计方法，严格根据模拟集成电路的正向设计流程，采用 smic180nm 工艺设计规则，全部设计过程在 Cadence 的设计平台上完成。设计过程可以分为俩大部分：前端设计和后端设计。前端设计包括设计电路、输入原理图和仿真电路；后端设计包括版图设计和版图验证。 在前端设计中，需要对电路结构和输入原理图进行设计，然后将原理图输入到设计环境中，并对其进行电路仿真。电路仿真包括瞬态分析、直流分析、交流分析等。在仿真结果完全符合设计要求后，就可以将电路提供给后端设计。 在后端设计中，需要对版图进行设计和验证。版图设计包括版图绘制和版图验证。版图验证包括版图与电路原理图的对比验证（LVS：Layout Versus Schematic）、电气规则的检查（ERC：Electrical Rule Check）、设计规则的验证（DRC：Design Rule Check）。DRC 验证是对电路的一些布局进行几何空间的验证，从而保证厂家在工艺技术方面可以实现线路的连接。ERC 验证用来检查电气连接中的错误，像电源和地是否短路、器件是否悬空等等。 在设计的规则检查中包括了 ERC 检查的规则，一般来说只需要 LVS 和后仿真能够通过，ERC 都不会有问题，所以 ERC 验证不经常出现，而厂家也就不会提供出 ERC 的规则文件。LVS 验证是把电路图与版图作一个拓扑关系的对比，从而检查出在布局前后元件值、衬底的类型是否相符，电路连接的方式是否保持一致。 版图中的一些寄生元件将对集成电路的某些性能产生严重的影响。因此必须要对从版图中提取出来的网表（其中包含着寄生元件）进行仿真，此过程称为后仿真。最后的模拟验证是将包含有寄生效应的整个电路加进输入信号。 通过了电气规则的检查，设计规则的检查，电路抽取的验证和后仿真，就可以提交各芯片厂家试流片了。在严格按照设计程序进行电路仿真并通过版图验证和后仿真之后，投片是否成功，关键是看芯片制造厂了。 本论文主要分析 CMOS 集成运算放大器各个部分的主要原理；完成对 CMOS 运放的设计，用 Spectre 进行仿真模拟，从模拟的结果中推导出各个参数和其决定因素之间的关系，从而确定出符合设计指标所的版图几何尺寸以及工艺参数，建立出从性能指标到版图设计的优化路径。 运算放大器的设计需要考虑到许多参数，包括增益、电源电压、功耗、带宽、电路面积、噪声、失真、输入输等，需要从设计目标到版图设计的优化路径，严格按照设计程序进行电路仿真并通过版图验证和后仿真。