只为小站
首页
域名查询
文件下载
登录
首页
基于Verilog_HDL的UART串行通讯模块设计及仿真
基于Verilog_HDL的UART串行通讯模块设计及仿真
上传者:
u010796027
|
上传时间: 2024-01-16 02:19:44
|
文件大小: 996KB
|
文件类型: PDF
UART
串行通讯
基于Verilog_HDL的UART串行通讯模块设计及仿真串行接口是连接FPGA和PC机的一种简单方式。这个项目向大家展示了如果使用FPGA来创建RS-232收发器。
文件下载
立即下载
评论信息
其他资源
数据结构(C语言版)(第2版)源代码
Delphi2007 CodeGeaRADCracker
初学springmvc连接数据库
Unity3D坦克大战 源代码(3D)游戏开发
opencv3.2 ippicv_windows_20151201下载
TCP/IP协议(电子科技大学课件)
基于惯性大水滴滴水算法和支持向量机的粘连字符验证码识别
火焰检测代码(python)
Qt雷达界面程序
VS2013写的MFC多线程多串口编程,多串口可同时工作
yolov1的tensorflow实现
新版dnw支持win10驱动及软件
华侨大学研究生课程论文封面和格式
Git实践操作技术详解
max30102.rar
小米平板1维修原理图PCB位置图(PDF格式)
信息安全比赛多项选择.docx
IDEA插件开发笔记(二)-弹出一个自定义的dialog
tomcat-redis-session-manage-tomcat7.jar,jedis-2.5.2.jar,commons-pool2-2.2.jar
简易的飞机大战源码HTML
Maven 3.2.3 win 32位
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
热门下载
Matpower中文使用手册(原名《MATPOWER手册(中文版)》).rar
中国地面气象站观测数据2000-2021
pytorch实现RNN实验.rar
RentingSystem.rar
凯斯西储大学(CWRU)轴承数据集(含数据包+整理Python程序+使用说明)
基于yolov4-keras的抽烟检测(源码+数据集)
基于Servlet+jsp+mysql开发javaWeb学生成绩管理系统
拾荒者.exe同时ID扫描器IP扫描器
OLED显示温度和时间-STM32F103C8T6(完整程序工程+原理图+相关资料).zip
Academic+Phrasebank+2021+Edition+_中英文对照.pdf
MPC 模型预测控制matlab仿真程序
2019西门子杯六部十层电梯群控参考程序.zip
校园网规划与设计(报告和pkt文件)
(推荐)小爱触屏音箱LX04_2.34.5-官改-(开发版)SP5
MTALAB NSGA2算法
最新下载
d21.11 bot
Balsamiq_Mockups_3.5.17官网最新版本
PC-DMIS 修改测量值工具.rar
Microsoft Office 2003 Web Component(OWC)
2024最新商业视频打赏系统源码 多套模板 有代理后台 已对接支付
Vista120 IPModule SDK
GH0ST(凤凰浴血)
LTP4 模型 base版 ltm.model
C# Winform Sockets收发Json样例
毛乌素沙地地理分布矢量图(SHP格式)