只为小站
首页
域名查询
文件下载
登录
首页
基于Verilog_HDL的UART串行通讯模块设计及仿真
基于Verilog_HDL的UART串行通讯模块设计及仿真
上传者:
u010796027
|
上传时间: 2024-01-16 02:19:44
|
文件大小: 996KB
|
文件类型: PDF
UART
串行通讯
基于Verilog_HDL的UART串行通讯模块设计及仿真串行接口是连接FPGA和PC机的一种简单方式。这个项目向大家展示了如果使用FPGA来创建RS-232收发器。
文件下载
立即下载
评论信息
其他资源
NIPS-2017-attention-is-all-you-need-Paper-中文翻译版本.docx
编译好了的yanagishima20.0
xilinx vivado srio license (各版本亲测可用,可长时间测试)
基于WEB的简历系统(JSP+Servlet)(含数据库)
泡泡龙游戏,逻辑源代码
TOPSIS评价模型方法
FFT算法和CZT算法的比较
简单的职工管理系统(数据结构)
Java实现B+Tree
目前找到最好用的文件同步软件
UDP通信实例(QT)
C编译器源代码
django-celery:Django的老Celery集成项目-源码
Modular 3D Text - In-Game 3D UI System 1.6.11a.unitypackage
MasterPDFEditor_5.7.20_64bit_Portable.7z
黑苹果 360wifi 驱动
mesos-in-action.pdf 英文版
345.zip这个工具可以实现开发网络程序的一些辅助性的功能,相当于v787
神经计算原理及其应用技术.pdf
OfficeAssistant 个人办公助理系统
C#简单秒表程序设计
P8Z77-V-LX2-ASUS-2501
TI28377s/d的技术手册
java web 聊天室系统数据库
JAVA销售管理系统
2017年数模国赛优秀论文
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
热门下载
中国地面气候资料日值数据集(V3.0)2010-2019.rar
2010年-2020中国地面气候资料数据集(V3.0)
simulink仿真实现光伏发电MPPT+能量管理
芯片验证漫游指南以及源代码.zip
拾荒者扫描器.zip
基于javaweb的网上购物系统(毕业论文+答辩PPT+开题报告+源代码)
pytorch实现RNN实验.rar
2021华为芯片研发岗位笔试题
神经·模糊·预测控制及其MATLAB实现PDF + MATLAB程序
Plexim Plecs Standalone 4.1.2 x64.7z
房价预测的BP神经网络实现_python代码
刚萨雷斯《数字图像处理》第四版答案.pdf
中小型企业网络建设.pkt
超大规模集成电路先进光刻理论与应用.pdf
拾荒者扫描器.rar
最新下载
风车云马 - 简单易用的海外网站加速工具-crx插件
numpy-1.19.4+mkl-cp38-cp38-win_amd64.whl
CadLib4.0解密及示例
银河麒麟V10能编译通过的e1000e和rtl8125网卡驱动
T-6232A软件PC-32中文V4.7.zip
wince 网口远程桌面实现 (PC端 工具)
海兴通 SZ-999
Winlicense
基于matlab粒子群算法解决旅行商(TSP)问题代码
用Verilog HDL硬件语言写的电脑诊断卡