只为小站
首页
域名查询
文件下载
登录
首页
基于Verilog_HDL的UART串行通讯模块设计及仿真
基于Verilog_HDL的UART串行通讯模块设计及仿真
上传者:
u010796027
|
上传时间: 2024-01-16 02:19:44
|
文件大小: 996KB
|
文件类型: PDF
UART
串行通讯
基于Verilog_HDL的UART串行通讯模块设计及仿真串行接口是连接FPGA和PC机的一种简单方式。这个项目向大家展示了如果使用FPGA来创建RS-232收发器。
文件下载
立即下载
评论信息
其他资源
MATLAB 在时间序列分析中的应用
SSH2+json+ajax+jquery完整的项目源码
基于LoRa技术的智慧路灯设计
1000款MT4_EA源代码文件
JAVA通用编程规范考试.rar
3D打印机清单图纸资料完整.7z
组态王6.55驱动开发包
软件工程课程设计(项目管理系统)
基于Arduino与LabVIEW的数据采集系统.vi
计步器程序
intelhaxm-android_v7.3.2
jdk1.7.0_80.zip【64位 win 免安装】
禾川伺服X3系列说明书
af_next_pos.m
Python脚本项目源码-艺术签名生成器
4AM1U2P2课件.ppt
java打砖块源码加注释
云计算论文:云环境下的数据安全分析
Android 完整的通讯录项目源码
spring+struts2+mybatis三大框架集成实现用户的增删改查入门操作案例
Android例子源码简单实现手机与电脑的UDP通讯
robotframework 汉化报告结果文件
Java用户文件分类管理系统
北航离散数学课件
SQLServer2008破解版
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
热门下载
simulink仿真实现光伏发电MPPT+能量管理
安卓开发期末大作业----单词本(源码,任务书,大报告,apk文件)(基于andord studio)
avantage 软件 xps 处理软件30天后不能使用问题
张正友相机标定Opencv实现(完整程序+棋盘图)实例源码
Alternative A2DP Driver 1.0.5.1 无限制版
毕业设计:基于Python的网络爬虫及数据处理(智联招聘)
倒立摆的模糊控制(基于simulink仿真,适合初学者).rar
航迹融合算法MATLAB仿真程序
2019西门子杯六部十层电梯群控参考程序.zip
云视通端口扫描器.rar
随机森林用于分类matlab代码
copula程序及算法.zip
pytorch实现RNN实验.rar
数字图像处理[冈萨雷斯]
CUDA并行程序设计 GPU编程指南-中文扫描539页完整版pdf+高质量英文完整591页原版非扫描pdf
最新下载
一彩送货单管理系统V2014完美破解版(注册码)
abb robot studio与python/C/Matlab等的接口 open_abb-fuerte-devel.rar
intel i210 i211固件互刷
研华采集卡驱动 DAQNavi_SDK_Drivers_4.1.4.0.zip
openSSL头文件和静态库文件以及动态库
欧姆龙CQM1H C200H CPM系列PLC解密软件直读密码
可vc2010编译的redis3.0
一键安装 Hyper-V 脚本
用ctp官方接口写的一个简单demo,具备行情、交易、k线数据以及策略功能,可以连接simnow进行模拟交易
大学加权平均分/GPA计算器