只为小站
首页
域名查询
文件下载
登录
首页
基于Verilog_HDL的UART串行通讯模块设计及仿真
基于Verilog_HDL的UART串行通讯模块设计及仿真
上传者:
u010796027
|
上传时间: 2024-01-16 02:19:44
|
文件大小: 996KB
|
文件类型: PDF
UART
串行通讯
基于Verilog_HDL的UART串行通讯模块设计及仿真串行接口是连接FPGA和PC机的一种简单方式。这个项目向大家展示了如果使用FPGA来创建RS-232收发器。
文件下载
立即下载
评论信息
其他资源
ubuntu 18.04 的docker基础镜像
Aerosim Blockset
rainmeter皮肤大合集 大部分皮肤都有 .zip
SHA1加密算法(c语言实现).zip
matlab求二维概率密度二维概率分布
EC2108V3救机包
TabletDriver
java做的赛马小游戏,完整代码
qt连接Oracle数据库脱平台demo下载(QT连接数据库无需安装oracle客户端) testOracle.rar
Introduction to Robotics Mechanics and Control 3rd edition - John J. Craig
爬取新浪微博上的妹纸照片的爬虫程序
Unreal Engine 4 Scripting with C++ Cookbook [全彩]
C++程序设计实践教程答案
dxp元件封装库(含3D)
Kinect中文文档,
S6D0129_Ff.pdf
图书馆档案管理系统免费版
备用网站-源码
蛇-源码
爱の函数.xlsx,待进一步可视化
关不掉的窗口.txt
G402Y-CFJM1104改X键10BD.rar
1.包国峰:医疗云模式及云化策略研究.pdf
免U感电梯楼层显示器配置工具
波普数据表
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
热门下载
android开发期末大作业.zip
科研伦理与学术规范 期末考试2 (40题).pdf
token登录器.rar
基于Python网络爬虫毕业论文.doc
基于蒙特卡洛生成电动汽车充电负荷曲线程序
RX560 bios合集(请务必注意显存品牌和大小以及是否需要6pin!)含刷新工具.zip
RentingSystem.rar
DBSCAN算法Matlab实现
基于LSTM模型的股票预测模型_python
多智能体的编队控制程序的补充(之前上传少了一个文件)
JPEG的Matlab实现
Elsevier爱思唯尔的word模板.zip
Spring相关的外文文献和翻译(含出处).zip
张正友相机标定Opencv实现(完整程序+棋盘图)实例源码
基于VMD算法的信号降噪.rar
最新下载
凝聚态物理学课程讲义.pdf
基于web的商品管理系统
libcurl(windows)静/动态库
深度学习课件PPT资源
MSOP封装(三维PCB封装库)AD用PCB封装库
C#高固运动控制卡demo源码.rar
系统规划与管理师外部培训资料.rar
UR机器人 用户手册3.33版本
TeleScanPE_linux安装包
ISO15765-2英文原版