同步SRAM和异步SRAM FPGA时序约束和分析

异步SRAM Timequest 时序分析

This document describes Altera TimeQuest timing constraints and analysis for synchronous and asynchronous interfaces， Including a sample project.

文件下载

评论信息

suoqiu123 :

很好的资源
2019-01-23
strikeshy :

有一定参考价值
2015-10-20
zhangleiray :

不错，对我还是很有帮助的
2015-06-10
choicehappyboy :

谢谢分享，有点作用，但是太简单了。
2014-12-25
boyfly_tom :

看了一下，只是分析了一下，也没有给出具体的SDC约束的例子
2014-09-25

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明