I2C主设备发送数据的Verilog语言实现

I2c;FPGA;时序

本资料利用Verilog语言实现了，主设备发送数据，严格按照I2C总线时序将数据发给从设备，对于设计者配置从设备寄存器有很大用处

文件下载

评论信息

u011881056 :

程序很好，就是注释少了点，有些地方看的不是很明白
2014-12-07
minmin19890102 :

学习的好资料
2014-11-23
giggs9528 :

不错，有注释就更好了，谢谢分享
2014-08-20
viki0106 :

感觉有点乱
2014-04-02
jlahyong :

不错。美中不足，注释少了。正在研究怎么直接应用。
2012-12-15

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明