Verilog数字系统设计教程-总结
Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的
Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，
既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。
文件下载
评论信息
其他资源
- 东南大学 robocup 2012年 校赛 优胜奖 源代码
- 多种DOA估计算法MATLAB实例，如MUSIC、ESPRIT、JADE等
- linux下组播（双向收发）
- C#上位机以及下位机源码
- 基于socket的python聊天
- OS-ELM在线序列极限学习机
- 小甲鱼零基础入门汇编语言(77集全).txt
- 德州仪器TI的altium designer元件库封装
- K66-MDK模板，恩智浦杯飞思卡尔杯智能车竞赛可用
- VSPD 6.9 汉化破解版
- 网络聊天室（JAVA，仿qq)
- MSP430F5529 例程源码
- LOF算法实现
- 材料力学2005年硕士研究生入学考试试题.rar
- 静态视频：测试用于显示视频的静态模板-源码
- JPA研究：有关JPA的一些测试和研究-源码
- application类使用示例
- USBMonitor (U盘小偷)
- kitti百度云下载.txt
- opencv学习，道路检测
- 清华版本labview教程
- Python项目案例开发从入门到实战源代码第14章 网络通讯案例——基于UDP的网络五子棋.rar
- 服务端环信demo,自行整理出来的,更换key id 就可以用
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明