基于verilog语言实现BCH解码

BCH解码 verilog

通过Verilog语言实现BCH解码，解码输出为8位。该解码部分的实验能够在Cyclone系列的产品中运行成功。

文件下载

评论信息

yibeiqingcha09 :

原理都不对，骗人的玩意，什么东西
2019-05-06
dfchenfeng :

刚好需要，谢谢分享！
2018-12-08
liangzai1314 :

不是想要的源代码，但是还是可以学习一下
2015-04-26
liangzai5 :

正在看，希望有能够自己改写
2013-05-07
rational26 :

还是蛮有启发的
2012-09-09

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明