课题设计可调时数字钟 设计报告+原理图+实习课件

上传者: rsfdaeg | 上传时间: 2022-06-03 17:01:39 | 文件大小: 8.25MB | 文件类型: RAR
本资源是用利用CPLD设计可调时数字钟,实现数字钟的一些基本功能,文件包含和设计报告,原理图,实习课件,采用verilog语言编程,主要用于提交期末实习的课设报告,该课设包含目录、原理、程序、实验心得等内容,供大家参考

文件下载

资源详情

[{"title":"( 4 个子文件 8.25MB ) 课题设计可调时数字钟 设计报告+原理图+实习课件","children":[{"title":"利用CPLD设计可调时数字钟","children":[{"title":"综合实习课件(数字钟)20140416.ppt <span style='color:#111;'> 7.92MB </span>","children":null,"spread":false},{"title":"原理图.pdf <span style='color:#111;'> 98.23KB </span>","children":null,"spread":false},{"title":"实物图.doc <span style='color:#111;'> 143.50KB </span>","children":null,"spread":false},{"title":"数字电路课程设计报告.doc <span style='color:#111;'> 611.50KB </span>","children":null,"spread":false}],"spread":true}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明