SystemVerilog 3.1a 语言参考手册【中文版】

上传者: rhett_butler | 上传时间: 2021-04-22 20:06:16 | 文件大小: 2.49MB | 文件类型: RAR
随着FPGA和ASIC开发的规模越来越大,功能越来越复杂,对验证和开发的要求越来越高,systemverilog无论在开发还是在验证上都有verilog/vhdl无可比拟的优越性。该文档是systemverilog标准的中文版,具有相当高的参考价值。

文件下载

资源详情

[{"title":"( 1 个子文件 2.49MB ) SystemVerilog 3.1a 语言参考手册【中文版】","children":[{"title":"SystemVerilog 3.1a 语言参考手册.exe <span style='color:#111;'> 2.54MB </span>","children":null,"spread":false}],"spread":true}]

评论信息

  • yw734266731 :
    什么破玩意,exe运行不了
    2020-12-23
  • weisusu0721 :
    很不错,感觉理论多些,多谢啦
    2013-08-20
  • justin371 :
    这个是不错,不过如果是pdf就更好了
    2013-06-05
  • lyynews :
    感觉是理论方面的多些。不太懂
    2013-03-31
  • zealingzjx :
    这个不错,很全面,就是输出不方便
    2013-03-09
  • taku2006 :
    exe版本, 查看起来很方便,windows下可运行
    2012-11-17
  • obihsieh :
    執行失敗ㄟ...
    2012-07-02
  • sxl37 :
    是exe版本的,和我之前下的一样,在windows下面很方便查看,linux下不能用
    2011-12-05

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明