ZYNQ7035_AD9361_PL_V1.2.rar
// Profile: LTE 20 MHz
// REFCLK_IN: 40.000 MHz
RESET_FPGA
RESET_DUT
BlockWrite 2,6 // Set ADI FPGA SPI to 20Mhz
SPIWrite 3DF,01 // Required for proper operation
ReadPartNumber
SPIWrite 2A6,0E // Enable Master Bias
SPIWrite 2A8,0E // Set Bandgap Trim
REFCLK_Scale 40.000000,1,2 // Sets local vari
文件下载
评论信息
其他资源
- 极大似然估计matlab代码
- 进程cpu占用率和内存使用大小获取
- 中国典型城市公交循环工况数据.xlsx
- VESTA-win64.zip
- HTML+H5找你妹
- zigbee温湿度组网代码
- IWR1642毫米波雷达使用手册
- LBP-DBN人脸识别matlab代码
- opencv3.4.2在vs2015下的32位库-包括contrib
- Python的入门代码（银行管理系统）
- 一维集算法解距离模糊
- 基于Contourlet变换的图像去噪源代码
- nltk_data.zip
- 自组装石墨烯纳米纤维修饰的电化学微电极
- 团队生成器：软件工程团队生成器CLI-源码
- 浙江大学《结构力学》历年考研试卷真题.pdf
- MyEclipse环境下连接Mysql数据库需要的jar包[经测试可用]
- J2ME游戏源码之拼图游戏
- ZEBASE镜头库加中英文目录
- SD卡资料，全
- AndroidCarrierClassTools_v3.6_20190401
- jsp网上图书超市系统
- iframe内容高度 iframe自适应高度终极解决Iframe设置高度后无法缩小问题
- lzo压缩算法 例子
- Tcl脚本手册.pdf
- 陈火旺编译原理（第三版）课后习题答案
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明