swjtu西南交大微机原理与接口技术课设:8086 最小模式下的最简硬件核设计 源文件

上传者: 61814350 | 上传时间: 2024-09-18 09:58:44 | 文件大小: 62KB | 文件类型: RAR
参见:https://blog.csdn.net/qq_61814350/article/details/135141563?spm=1001.2014.3001.5502 由于 proteus 中已将 RAM 与 ROM 集成在 8086 内部,故搭建最小系统时只需处理地址锁存与数据缓冲部分即可。(1)数据缓冲 采用 74HC245 芯片(2)地址锁存 采用 74HC573 芯片 该芯片可实现有效 8 位锁存,并有较强的驱动能力,可在驱动多芯片时不掉电压。本系统共采用 3 块 74HC573 芯片锁存 20 位地址信号至新的地址总线中(与总线连接后,最小模式中 16~19 位地址并不复用,也可以不做锁存处理) (3)译码电路 由于 RAM 与 ROM 均已内置,故只需对 IO 口所接外设芯片地址译码,此处采用 138 译 码器,并保证 IO/M 口低电压时有效。(只对 A5~8 译码即可覆盖绝大多数常用 IO 外设的微 机标准地址,故此处仅设计一个 74HC138 译码器,后续其余功能若出现不足可再酌情增加。 (4)完整电路

文件下载

资源详情

[{"title":"( 4 个子文件 62KB ) swjtu西南交大微机原理与接口技术课设:8086 最小模式下的最简硬件核设计 源文件","children":[{"title":"design1","children":[{"title":"Backup Of New Project.pdsbak <span style='color:#111;'> 20.56KB </span>","children":null,"spread":false},{"title":"New Project.pdsprj <span style='color:#111;'> 20.56KB </span>","children":null,"spread":false},{"title":"Last Loaded New Project.pdsbak <span style='color:#111;'> 20.64KB </span>","children":null,"spread":false},{"title":"New Project.pdsprj.LAPTOP-6C9FIBSI.fayeValentine.workspace <span style='color:#111;'> 8.42KB </span>","children":null,"spread":false}],"spread":true}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明