只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
数字逻辑课程设计报告、电子时钟设计
数字逻辑课程设计报告、电子时钟设计
上传者:
55699223
|
上传时间: 2022-02-02 14:05:25
|
文件大小: 17.42MB
|
文件类型: DOC
Quarter
数字逻辑课程设计
电子时钟设计
设计任务: 用Verilog HDL对CPLD芯片EPM240T100C5进行编程,并增加适当的电子元件,设计一个数字电子时钟电路 要求: 1.具有“时”“分”的数字显示功能,并可以进行时间校准 2.用发光二极管设计一个“表盘”,通过对应发光二极管的依次点亮来模拟表盘显示时间。
文件下载
立即下载
评论信息
其他资源
Qt采集下位机数据并显示波形
最优化方法及其Matlab程序设计
ICS lab10 WebProxy
Keil.STM32F1xx_DFP.2.3.0.pack及安装说明.rar
cudnn-11.0-windows-x64-v8.0.2.39.zip
多层bp神经网络代码附带数据集
嵌入式软件测试(详细介绍嵌入式方面的软件测试书籍哦)
verilog实现八位数码管显示
C/C++二维码生成动态库(使用非常简单)
android酒店管理系统
bouncycastle.jar
捕鱼达人源码Java
pcm-g711a-采集器-播放器 源代码
国际主流车厂汽车电子EMC测试比较研究.ppt
FFMPEG短视频批量消重工具
网络爬虫jar包(全)
温度监控系统的设计论文资料
梦幻古龙梦幻西游转生服务端登陆器源码.zip
计算机病毒英文PPT
dom4j
数字电子技术基本教程习题答案
工程桩自动编号+示例
智兴陶瓷厂管理软件
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
现代操作系统原理与实现.pdf
代码随想录知识星球精华-大厂面试八股文第二版v1.2.pdf
倒立摆的模糊控制(基于simulink仿真,适合初学者).rar
智能微电网中利用粒子群算法实现多目标优化(有完整数据可运行).zip
cublas64_11.dll cublasLt64_11.dll cusolver64_11.dll
2019综合测评仿真.zip
数据结构课后习题答案
基于STM32的FFT频谱分析+波形识别
avantage 软件 xps 处理软件30天后不能使用问题
2019和2021年华为单板通用硬件笔试题及答案
Alternative A2DP Driver 1.0.5.1 无限制版
BP_PID控制仿真.rar
android studio课程设计作业PPT+设计文档+可运行源代码+设计思路
神经·模糊·预测控制及其MATLAB实现PDF + MATLAB程序
STM32F4时钟触发ADC双通道采样DMA传输进行FFT+测频率+采样频率可变+显示波形
最新下载
柯达 Kodak S2050E 扫描仪 v4.11 驱动包括twain驱动
东大集成PDA(小码哥)开发文档.zip
二维二分类的数据
跌倒检测数据集数据集数据集
Sliding Modes in Control and Optimization
结构光三维重建软件用户手册1
LTE 36.211中文版协议
Refactoring To Patterns《重构与模式》英文版
cen_patches_1.00_of.dat
cen_patches_0.50_of.dat