[1.1]--DFT 简介以及Scan 测试原理与实现（1）_(1)第1章 DFT 简介以及Scan 测试原理与实现.pptx

在集成电路设计中，DFT（Design For Test）是一个关键技术，用于提高电路的可测试性。DFT旨在通过增加硬件开销来实现特定的辅助性设计，以便高效且经济地产生结构测试向量来测试集成电路。它不仅包括为自动化测试设计的测试逻辑，还涵盖了测试向量的生成、测试结果的分析等post silicon support（硅后支持）的广义领域。 芯片生产制造过程中不可避免地会产生缺陷，例如杂质导致的开路、多余的金属导致的短路、掺杂度不足导致的慢速切换和电阻路径、工艺或掩模错误、连线桥接和未通孔等问题。这些缺陷会造成电气参数的变化，进而影响产品的性能实现。为了有效地对芯片进行测试，DFT设计至关重要。它能够确保在不同的生产阶段对电路进行结构化测试，比如DC Scan、AC Scan、逻辑BIST（Built-In Self Test）、内存BIST以及BSD（Boundary Scan）等，以发现并隔离生产中的缺陷。 DFT的工作对象和任务包括提高电路的可控性与可观测性，即能够通过主输入控制电路的内部状态，以及能够通过主输出观察内部电路的状态。为了实现这一点，会用到特定的DFT工具，例如从Synopsys获取的Bsd Compiler、TestManager、Dft Compiler、Dft Ultra、Tetramax，以及Mentor Graphics提供的Bsd Architect、Tessent Shell、Mbist Architect、Tessent Mbist等。 DFT设计中，故障模型的定义也是关键的一部分，这包括Stuck-at Fault（固定故障）、Transition Fault（转换故障）、Path Delay Fault（路径延迟故障）、IDDQ Fault（漏电流故障）、Open Fault（开路故障）、Timing Aware Fault（时序感知故障）和Bridge Fault（桥接故障）。例如，Stuck-at Fault模型描述了电路中某个点固定为高电平（stuck-at 1）或低电平（stuck-at 0）的情况，这种故障通常是由于短路或断路造成的。而Transition Fault模型则是用来检测由于大的延迟造成的故障。 Scan测试是DFT中的一种常用技术，它通过在电路中引入Scan链来提高电路的可控性和可观测性。在Scan测试中，普通的寄存器会被替换成Scan寄存器，并通过Scan链连接起来，然后增加一些Scan输入输出（IO）。这样不仅能够提高芯片测试的效率，还能在一定程度上缓解由于集成电路规模和复杂度增加以及DFT能用的IO资源有限所带来的挑战。 在DFT实施过程中，需要经过一系列流程。这些流程包括前期的规划和准备、后期的测试和分析。在测试过程中，会使用到各种故障模型来模拟可能的电路故障，以此来检验芯片在不同情况下的性能表现。因此，DFT不仅是一种设计方法，也是一个贯穿整个集成电路测试流程的重要环节。 关键词：DFT、Scan测试、故障模型、集成电路、测试向量、可控性、可观测性、Stuck-at Fault、Transition Fault、Scan链、集成电路测试。