CPU课设-戴凯旋-2017212603.rar

1概述 5
1.1MIPS概述 5
1.2MIPS 32 位指令集架构 5
1.2.1数据类型 5
1.2.2寄存器 6
1.2.3指令格式 7
1.2.4寻址方式 8
1.2.5指令集 8
1.2.6字节次序 9
2 实验目的与要求 9
2.1实验目的 9
2.2实验要求 9
3 实验环境 9
4 指令功能及实现 10
4.1 逻辑操作指令 10
4.2 移位操作指令 10
4.3 移动操作指令 11
4.4 算术操作指令 11
4.5 分支转移指令 12
4.6 加载存储指令 12
4.7 其他指令 13
5 总体设计 13
5.1 设计目标与实现情况 13
5.2 指令执行周期 13
5.3 五级流水线 13
5.4 数据通路图 15
6 模块设计 15
6.1IF取指令 15
6.1.1代码 15
6.1.2数据通路 15
6.1.3通路解释 16
6.2IF/ID阶段 16
6.2.1代码 16
6.2.2数据通路 16
6.2.3通路解释 16
6.3ID指令译码 17
6.3.1代码 17
6.3.2数据通路 17
6.3.3通路解释 18
6.4ID/EX阶段 20
6.4.1代码 20
6.4.2数据通路 20
6.4.3通路解释 20
6.5EX指令执行阶段 22
6.5.1代码 22
6.5.2数据通路 22
6.5.3通路解释 23
6.6EX/MEM阶段 24
6.6.1代码 24
6.6.2数据通路 24
6.6.3通路解释 24
6.7MEM存储器访问阶段 25
6.7.1代码 25
6.7.2数据通路 25
6.7.3通路解释 26
6.8MEM/WB阶段 27
6.8.1代码 27
6.8.2数据通路 27
6.8.3通路解释 28
6.9Registers寄存器堆 29
6.9.1代码 29
6.9.2数据通路 29
6.9.3通路解释 29
6.10HILO寄存器 30
6.10.1代码 30
6.10.2数据通路 30
6.10.3通路解释 30
6.11LLBit寄存器 31
6.11.1代码 31
6.11.2数据通路 31
6.11.3通路解释 31
6.12RAM数据存储器 32
6.12.1代码 32
6.12.2数据通路 32
6.12.3通路解释 32
6.13ROM指令存储器 33
6.13.1代码 33
6.13.2数据通路 33
6.13.3通路解释 33
6.14STALL_UNIT模块 33
6.14.1代码 33
6.14.2数据通路 33
6.14.3通路解释 34
7关键问题的解决 34
7.1RAW, WAW, WAR数据相关 34
7.2PC+4的原因 35
7.2Load 数据相关 35
7.3溢出的判断 36
7.4除法的除 0 的处理 36
7.5分支控制相关 36
8实验结果与演示 37
8.1测试文件 37
8.2仿真波形 38
9心得体会 40
附录：数据通路图 41
参考文献： 42