Ibex 是一个小型 32 位 RISC-V CPU 内核，以前称为 zero-riscy_SystemVeri_代码_下载

bex 是用 SystemVerilog 编写的生产级开源 32 位 RISC-V CPU 内核。CPU 内核高度可参数化，非常适合嵌入式控制应用。Ibex 正在接受广泛的验证，并且已经看到多个流片。Ibex 支持整数 (I) 或嵌入式 (E)、整数乘除法 (M)、压缩 (C) 和 B（位操作）扩展。 下面的框图显示了带有 2 级流水线的小参数化。 Ibex 最初是作为PULP 平台的一部分以“零风险” 的名义开发的，并已贡献给lowRISC，后者对其进行维护和进一步开发。它正在积极开发中。 配置 Ibex 提供了多种配置参数，以满足各种应用场景的需求。这些选项包括乘法器单元架构的不同选择，以及一系列性能和安全特性。下表显示了一些选定配置的性能、面积和验证状态。这些是 lowRISC 专注于性能评估和设计验证的配置（请参阅支持的配置）。 更多详情、使用方法，请下载后阅读README.md文件