基于FPGA的HDB3码的编码器

摘 要 HDB3码是基带传输码型之一，因为它具有无直流分量、低频分量少、连0数不超过3个这些特点，所以有利于信号的恢复和检验，所以HDB3码被广泛应用到井下电缆遥传系统以及高速长距离书记通信中等。FPGA具有成本低、可靠性高、开发周期短、可重复编程等特点。利用EDA技术，可对其实现硬件设计软件化，加速了数字系统设计的效率，降低了设计成本。本文先对HDB3码，FPGA器件和EDA技术的发展背景进行简述。接着阐述EDA技术中常用的VHDL语言的发展与优点，并以VHDL为核心，简要说明硬件电路的设计的方法步骤。然后介绍HDB3码的编译码原理以及其特点。最后，对HDB3码的编译原理进行重点分析，并且以VHDL语言为主，分别对编码器部分和译码器部分的具体实现方法进行说明，给出具体设计的思考方案和程序流程图，并对设计方案进行软件仿真，同时给出仿真结果并对其进行分析，证明设计方案的正确性。最后，完成曼彻斯特码编码器与译码器的设计，进行对比学习。 关键词：HDB3码；FPGA；EDA;VHDL;曼彻斯特码；编译码 Abstract HDB3 code is one of codes used in the transmission system. It has no DC components and a few of LF components. Moreover, it has continuous zeros no more than three. The features of HDB3 code help the signal to be rebuilt and be checked for error easily, so HDB3 code is the commonly used code in the transmission system. Low cost, dependability, short design cycle and repeated program ability are the features of FPGA. You can design hardware of digital circuits by using software as a result of using FPGA with EDA. It will construct the digital system quickly system quickly and reduce the cost of design. This paper first introduces the development and background of HDB3.FPGA and EDA, and then expands VHDL. which is commonly used as design-entry language for EDA.A summary of digital circuits’ design by using VHDL is provided. Moreover, the principle and decoder is designed by using VHDL. Finally, the plan of design, the flow of software design and the simulated waveform of HDB3 encoder and decoder is presented, showing correctness of the design.Finally, the design of the encoder and decoder of the Manchester encoder and decoder is completed and compared with the study. Keywords: HDB3 code; FPGA ; EDA ; VHDL; Manchester code; Encoder and Decoder 目录 第一章 概述 1 1.1 HDB3码的简述 1 1.2 FPGA简介 2 1.2.1 FPGA的发展历程 2 1.2.2 FPGA基本结构及其特点 3 1.3 EDA技术 4 1.4 VHDL硬件描述语言 4 1.4.1 简介 4 1.4.2 VHDL具有的特点 5 1.4.3 VHDL的优点 7 1.4.4 VHDL设计硬件电路的方法 7 第二章 HDB3码的编译规则 10 2.1主要的基带传输码型 10 2.1.1 NRZ码的编码规则 10 2.1.2 AMI码的编码规则 10 2.2 HDB3码的编码规则 11 2.3 HDB3码的译码规则 12 2.4 HDB3码的检错能力 12 第三章 HDB3编码器的FPGA实现 13 3.1 HDB3码编码器的实现分析 13 3.2 HDB3码编码器的设计思路 13 3.2.1 4连‘0’的检出加V及判‘1’极性 13 3.2.2 取代节的选取 13 3.3设计建模 14 3.3.1插“V”码模块设计及仿真 15 3.3.2插“B”码模块设计及仿真 17 3.3.3 HDB3编码器的极性转换模块设计及仿真 20 第四章 HDB3译码器的FPGA实现 24 4.1 译码器的实现分析 24 4.2 HDB3译码器的设计思路 24 4.3 V的检测 25 4.4 扣V扣B 25 4.5 设计建模 25 4.5.1扣V扣B的实现 26 4.6 软件仿真 26 第五章 结论 28 参考文献 29 附录 30 谢辞 38