上传者: 27595745
|
上传时间: 2021-08-21 09:38:02
|
文件大小: 161KB
|
文件类型: PDF
VHDL Quartus 同步D触发器源代码
--2015/11/25
--同步D触发器
LIBRARY IEEE; --调用库
USE IEEE.STD_LOGIC_1164.ALL; --库文件
USE IEEE.STD_LOGIC_UNSIGNED.ALL; --库文件
------------------------------------------------------------
ENTITY Dtrigger IS --定义实体名,其名称必须与VHDL文本文件名称相同
PORT( CLK: IN STD_LOGIC; --输入端口,时钟输入
DIN: IN STD_LOGIC; --输入端口,数据输入
RST: IN STD_LOGIC;
DOUT: OUT STD_LOGIC
); --输出端口,溢出标志
END ENTITY Dtrigger; --结束端口定义