8位5级流水无cache实验CPU课程设计(有8ram和无ram两种代码,均可运行)

上传者: 23419099 | 上传时间: 2019-12-21 20:34:43 | 文件大小: 2.29MB | 文件类型: zip
参考《16位5级流水无cache实验CPU课程设计实验要求》文档及其VHDL代码,在理解其思想和方法的基础上,将其改造成8位的5级流水无cache的实验CPU,包括对指令系统、数据通路、各流水段模块、内存模块等方面的改造。利用VHDL语言编程实现,并在TEC-CA平台上进行仿真测试。为方便起见,后续16位5级流水无cache实验CPU简记为ExpCPU-16,而8位的则记为ExpCPU-8。 对于内存模块的改造,参考《计算机组成原理》课程综合实验的方法,独立设计一块8位的RAM。 (1)利用TEC-CA平台上的16位RAM来存放8位的指令和数据; (2)实现一条JRS指令,以便在符号标志位S=1时跳转。需要改写ID段的控制信息,并改写IF段; (3)实现一条CMPJ DR,SR,offset指令,当比较的两个数相等时,跳转到目标地址PC+1+offset; (4)可以探索从外部输入指令,而不是初始化时将指令“写死”在RAM中; (5)此5段流水模块之间,并没有明显地加上流水寄存器,可以考虑在不同模块间加上流水寄存器; (6)探索5段流水带cache的CPU的设计。

文件下载

资源详情

[{"title":"( 320 个子文件 2.29MB ) 8位5级流水无cache实验CPU课程设计(有8ram和无ram两种代码,均可运行)","children":[{"title":"cpuentity.fit.summary <span style='color:#111;'> 409B </span>","children":null,"spread":false},{"title":"cpuentity.map.rpt <span style='color:#111;'> 103.17KB </span>","children":null,"spread":false},{"title":"cpuentity.cdf <span style='color:#111;'> 288B </span>","children":null,"spread":false},{"title":"cpuentity.flow.rpt <span style='color:#111;'> 3.48KB </span>","children":null,"spread":false},{"title":"cpuentity.vhd <span style='color:#111;'> 12.70KB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

  • CoderHaohui :
    很好,实验帮了很大忙
    2018-09-20

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明