VHDL 伪随机码产生器

VHDL 伪随机码产生器

VHDL语言写的伪随机序列产生器，7阶，可修改参数为m阶

文件下载

评论信息

a11b11c11 :

建议增加其他N取值的情况，例如n=10时如何产生伪随机序列
2013-10-09
imagele :

可以作参考，生成随机数
2013-08-19
wcy096040589 :

可以生成随机数
2013-07-23
xusu33 :

可以用，能够生成随机数
2013-01-28

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明