B站邸老师静态时序分析整理

上传者: one11070910 | 上传时间: 2025-08-29 12:02:52 | 文件大小: 3.23MB | 文件类型: ZIP
这段时间学习IC设计,学到了STA静态时序分析,观看了邸老师的STA课程,感觉讲的很不错,顺便记了笔记,分享出来供大家交流学习。 课程中有关TCL的笔记我没写,主要是前段时间写了两篇详细介绍TCL语言的文章,所以只记了Synopsys TCL的相关笔记。详情请看: EDA05–TCL脚本语言(一): link EDA05–TCL脚本语言(二): link 首先交代一下前文: 至此我在前面已经介绍了Linux操作系统、TCL脚本语言、VCS仿真、DC逻辑综合,数字芯片前端的主要工作就完成了,接下来就是后端,后端包括PT、formality、ICC。这里再次回顾一下数字芯片设计的流程。因为到这里我对于数字设计流程有了更加深刻的认识。 ———————————————— 版权声明:本文为博主原创文章,遵循 CC 4.0 BY-SA 版权协议,转载请附上原文出处链接和本声明。 原文链接:https://blog.csdn.net/one11070910/article/details/1

文件下载

资源详情

[{"title":"( 1 个子文件 3.23MB ) B站邸老师静态时序分析整理","children":[{"title":"邸老师","children":[{"title":"STA邸老师.pdf <span style='color:#111;'> 4.41MB </span>","children":null,"spread":false}],"spread":true}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明