上传者: mengsuixind
|
上传时间: 2021-06-21 11:24:39
|
文件大小: 2.27MB
|
文件类型: DOC
基于嵌入式技术利用VHDL 等硬件语言描述4x4bit 查表式乘法器的系统组成,并在DE2 开发板上用数码管显示实现所要的结果,在Signal Tap 中显示查表式乘法器的输出结果仿真波形图。(计算精度和数据区域根据设定的ROM 的大小自行设定。)">基于嵌入式技术利用VHDL 等硬件语言描述4x4bit 查表式乘法器的系统组成,并在DE2 开发板上用数码管显示实现所要的结果,在Signal Tap 中显示查表式乘法器的输出结果仿真波形图。(计算精度和数据区域根据设定的ROM 的大小自行? [更多]