基于FPGA的数字时钟设计
摘要：本实验中我们运用EDA课程中所学的知识，设计了一个拥有时间校正和闹钟功能的24小时制多功能数字时钟。通过本实验，我们初步了解EDA的设计过程；初步掌握用VHDL语言的设计方法和设计思想；初步熟悉Max+Plus II软件平台的编程和仿真,并通过AEDK-EDA实验板下载模拟实现初步了解了硬件实现的方法。
文件下载
评论信息
其他资源
- cao法求最小嵌入维程序
- 光敏传感器实验代码
- NRU (Clock) 算法详解 非常详细
- 美萍茶楼管理系统v4.2标准版(附破解文件
- 密码学期末复习笔记 重置版.pdf
- 杭州市最新地铁站点数据
- 卡尔曼滤波的实例集合
- 杭电计算机组成原理复习卷
- 医院在线预约系统源码
- STM32智能壁障小车源程序和原理图
- WAVELET零水印算法
- TMS320F2833x DSP应用开发与实践
- java实现体温单实例-eclipse-java工程
- 苏梅岛餐厅 - 副本.doc
- PE工具箱，用于分区、数据备份、重装系统等操作
- zdy-study-java-源码
- laravel-api-response-builder：构建美观，标准化且易于使用的Laravel REST API JSON响应-源码
- FTP响应码.txt
- 在线考试系统（数据库，说明书，程序说明，源码）
- Think DSP python
- 用opengl实现分形山
- 大数据全套教程完整版
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明