数字逻辑实验一位全加器

上传者: lonlyboy123 | 上传时间: 2022-01-03 20:17:47 | 文件大小: 161KB | 文件类型: -
实验名称:一位全加器(综合验证性) 一、目的与要求 1、熟悉组合逻辑电路,通过用门电路构成一位全加器组合逻辑电路。掌握组合逻辑电路的基本概念,组合逻辑电路的结构。 2、通过用门电路构成一位全加器组合逻辑电路。能够正确构成的一位全加器组合逻辑电路。

文件下载

评论信息

  • zlzhoutong :
    这个实验报告格式很完整,和我们被要求的格式基本一样,可惜我们的实验是全加全减器...
    2014-02-19
  • wudezhi_506 :
    很规范,可以用的。
    2012-07-12
  • tovain10071991 :
    这个实验报告格式很完整,和我们被要求的格式基本一样,可惜我们的实验是全加全减器...
    2012-04-25

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明