上传者: liuzhengyibei
|
上传时间: 2021-04-14 19:56:04
|
文件大小: 379KB
|
文件类型: PDF
通过方案的比较,处理器和数字信号处理选取两块FPGA 设计实现。其中一块
FPGA 作为数字信号发生模块,另一块用作数字信号处理。实现了10Mbps 的伪随机数发生器, 10kbps-100kbps、步进为10kbps 的可调数字信号发生器及曼彻斯特编码。设计了三个截止频率为100KHz、200KHz、500KHz,通带增益为0.2-4.0 的模拟低通滤波器组,同时,设计了调压电路,满足信号幅度可调。基于FPGA 设计了一个数字低通滤波器对A/D 转换信号进行降噪处理,实现了同步信号的提取。经过对各模块的测试和信号眼图观察,完成了题目规定的要求。