SOC的数字信号发生器的设计

利用分散器件或单片专用集成电路来设计信号发生器是传统的实现方法，存在着较多弊端，不能很好满足开发和使用上的要求。而直接数字频率合成技术是新一代的频率合成技术，采用了模块化结构，有很多其它频率合成技术所不及的优越性能，在现代频率合成技术中居于主流地位。另外可编程逻辑器件是近些年迅速发展起来的一种新型集成电路，集成度高，功能强大。电子系统设计者可以借助硬件描述语言编程实现所需的硬件电路功能，而不必过多思量具体的电路连接，是当前设计数字系统的主要硬件基础。本设计的核心内容是基于Altera公司的FPGA芯片，通过硬件描述语言VHDL编程描述各个功能模块，由开发工具软件QuartusII实现编译、仿真、配置FPGA等一系列操作，并结合必要的外围数模转换电路、控制电路、LCD1602显示电路来搭建DDS模型，进而实现频率、相位、幅度都能按需调节的数字信号发生器。通过软硬件相结合反复调试，最终在示波器上获得了频率、幅度可调的正弦信号、三角波信号和方波信号，其中正弦信号可移相输出两路信号，由LCD1602实时显示输出的信号类型和频率，验证了本设计的合理性。该设计方法电路结构简单，具有很大的灵活性，便于根据具体需求来修改设计内容，成本更低，功能更加完善，输出信号波形也能很好满足实际需要。对于存在的不足之处提出了改进方案，有待进一步完善。