DCT/IDCT 硬件实现

上传者: jiasonghan | 上传时间: 2021-04-28 19:06:14 | 文件大小: 8.42MB | 文件类型: RAR
DCT IDCT核使用verilog编写的,用到了stratix中的乘加模块。 压缩包里共有两个核

文件下载

资源详情

[{"title":"( 2 个子文件 8.42MB ) DCT/IDCT 硬件实现","children":[{"title":"two_d_dct_final.rar <span style='color:#111;'> 4.92MB </span>","children":null,"spread":false},{"title":"two_d_idct_final.rar <span style='color:#111;'> 3.56MB </span>","children":null,"spread":false}],"spread":true}]

评论信息

  • qq_34046282 :
    还不错叭叭叭
    2018-04-10
  • xiaoyiqing007 :
    一般,10分有点多了
    2015-05-31
  • Hertz1239 :
    在老师指定的芯片上编译通不过额,芯片资源太少了
    2013-12-31
  • wx910663239 :
    也就凑合吧,收费太高啦
    2013-04-14
  • 虚拟的伪装者 :
    挺好用的,改一改就OK了。不错!
    2012-11-05

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明