一种基于FPGA实现的全数字锁相环

FPGA；锁相环；全数字：DPLL

数字锁相环，基于FPGA的，且应用了数字积分算法。。。很好很好，我也是淘来。这里给大家一起分享

文件下载

评论信息

Suehoa1117 :

很不错！值得借鉴！
2013-12-29
guanying :

非常有益，支持！
2013-11-02
morningkun :

当成原理看，有程序就好了
2013-05-19
lzy900411 :

内容不错，就是没有代码，就当锻炼能力了
2013-03-22
franks2012 :

看了很多关于数字锁相环的资料，这个算是比较满意的。
2012-03-14
assassin21010 :

这是一个期刊文章，内容还好，不过不是源程序。
2012-02-27
qianjin2012 :

很好，给出锁相环的所有内容，原理、设计方法、
2011-11-27

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明