VHDL 十进制加法器

十进制加法器

带进位的十进制加法器，VHDL语言编写，可直接应用，可进行仿真。

文件下载

评论信息

u011122448 :

只有一段代码，没有什么注释，质量不太好。
2015-05-17
u010980545 :

没有什么实际用处
2013-11-16
mlgb911 :

也太差了吧啊
2013-05-15
computerspecial :

只有一段代码，没有任何解释的部分。
2012-06-20

其他资源

免责申明

【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论【只为小站】经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见版权及免责申明