基于Quartus Ⅱ的FPGACPLD数字系统设计实例

上传者: ffdia | 上传时间: 2022-03-12 20:03:43 | 文件大小: 51.37MB | 文件类型: -
基于Quartus II的FPGA/CPLD数字系统设计实例 中图法分类号: TP332.1/684 周润景, 图雅, 张丽敏编著 电子工业出版社 第1章 Altera Quartus II开发流程 1.1 Quartus II软件综述 1.2 设计输入 1.3 约束输入 1.4 综合 1.5 布局布线 1.6 仿真 1.7 编程与配置 第2章 Altera Quartus II的使用 2.1 原理图和图表模块编辑 2.2 文本编辑 2.3 混合编辑(自底向上) 2.4 混合编辑(自顶向下) 第3章 门电路设计范例 3.1 与非门电路 3.2 或非门电路 3.3 异或门电路 3.4 三态门电路 3.5 单向总线缓冲器 3.6 双向总线缓冲器 第4章 组合逻辑电路设计范例 4.1 编码器 4.2 译码器 4.3 数据选择器 4.4 数据分配器 4.5 数值比较器 4.6 加法器 4.7 减法器 第5章 触发器设计范例 第6章 时序逻辑电路设计范例 第7章 存储器设计范例 第8章 数字系统设计范例 第9章 可参数化宏模块及IP核的使用 第10章 DSP Builder设计范例 第11章 基于FPGA的射频热疗系统的设计 第12章 基于FPGA 的直流电动机伺服系统的设计 附录A 可编程数字开发系统简介 参考文献

文件下载

评论信息

  • u010707932 :
    是第一版!还可以把
    2019-07-05

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明