只为小站
首页
域名查询
文件下载
登录
首页
移动开发
Android
自己做的安卓贪吃蛇源码(注释极详细)
自己做的安卓贪吃蛇源码(注释极详细)
上传者:
fay_qq
|
上传时间: 2021-04-21 09:06:27
|
文件大小: 105KB
|
文件类型: ZIP
自己做的安卓
自己做的安卓贪吃蛇源码(注释极详细) 自己做的安卓贪吃蛇源码(注释极详细) 自己做的安卓贪吃蛇源码(注释极详细) 自己做的安卓贪吃蛇源码(注释极详细)
文件下载
立即下载
资源详情
[{"title":"( 1 个子文件 105KB ) 自己做的安卓贪吃蛇源码(注释极详细)","children":[{"title":"Snake_1618950614","children":[{"title":"Snake.rar <span style='color:#111;'> 113.53KB </span>","children":null,"spread":false}],"spread":true}],"spread":true}]
评论信息
其他资源
基于MOEA/D的多目标优化算法
使用matlab识别出图像中的圆形,计算并标注出原形坐标和圆的位置.zip
Xilinx_Vivado_SDK_Web_2019.1_0524_1430_Win64.exe
模拟退火算法解决TSP问题MATLAB代码
MySQL官网测试数据上百万条数据sql文件
在线显示pdf.js
朴素贝叶斯过滤垃圾邮件源码及数据
Python-基于mobilenetssd的车牌检测和识别
忆阻器仿真
狂神说Vue笔记.md
ASN.1编码规则详解.pdf
ASP.NET城市公交管理系统
libmingwex-0.dll
音频数字水印
打地鼠简单版小游戏前端开发.zip
android系统ffmpeg库文件(已包含libx264)
waveRecog 波形识别
基于workerman做的一套软硬件相结合的远程控制系统,用自己的服务器实现远程控制、检测传感器
Axure RP 8入门手册
DNF全自动任务过图源码
华为代码量分析工具CCT V2.2
现代数值分析(matlab)
abaqus 经典UMAT子程序
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Android
bada
BlackBerry
Flash
HTML5
iOS
JavaME
MeeGo
QT
Symbian
webOS
WindowsPhone
其它
小程序
热门下载
多目标微粒子群算法MOPSO MATLAB代码
多目标优化算法(二)MOEAD(附带NSGA2)的文档和代码(MATLAB)
倒立摆的模糊控制(基于simulink仿真,适合初学者).rar
2021华为芯片研发岗位笔试题
DBSCAN算法Matlab实现
Alternative A2DP Driver 1.0.5.1 无限制版
stm32f103+OLED12864+FFT音乐频谱(多种显示效果 提供原理图)
Spring相关的外文文献和翻译(毕设论文必备)
python爬虫数据可视化分析大作业.zip
采用K-means聚类,实现多维矩阵的聚类,并进行可视化展示(matlab)
2019西门子杯六部十层电梯群控参考程序.zip
夏天IC助手1.8你们懂的
全国道路网SHP数据.zip
数据结构课后习题答案
csma/ca和csma/cd的matlab仿真源代码带有详细的注释
最新下载
使用MATLAB的simulink仿真模糊PID并与普通PID简单对比
Matlab读取二进制.dat文件,解析绘图,并生成WORD报告
HNUST湖南科技大学-软件测试期中复习考点(保命版)
掌纹识别PCA,matlab源码
基于matlab鲸鱼优化算法求解开放式路径优化问题
TE过程模型 故障1 PCA诊断
建筑物外墙缺陷数据集(开裂,鼓包,脱皮)
STM32+OV7670+LCDTFT(显示256灰阶)
高速手势识别系统解决方案
SDRAM控制器(用Verilog编写)