lc1860sdr.pdf

0前言表1XC4210核心各存储空间访问延迟统计LC1860平台芯片是大唐联芯科技有限公司研制的一款通信处理存储空间访问延迟空间大小芯片。该芯片在设计之初是基于目前民用通信领域流行的2G、3G、4GTCM几乎为0512KB标准,因而其基带和射频的配置、数字信号处理资源均与2G、3G、4GSHARERAM约6cycle336KB标准存在绑定关系,从而造成该芯片在通用性方面具有一定的限制。近年来随着各领域国产化需求的不断提高,该芯片的使用场景不再仅DDR约数十cycle2GB限于原有的2G、3G、4G标准,更扩展到某些特定应用场景下的波形。表2XC4210标量运算速度评估因而在该平台进行其他物理波形的设计和移植之前,必须对该平台的运算类型XC4210C64x+处理性能、驱动配置等方面进行充分研究。本文从该芯片的架构出发,存储位置针对该平台通信处理单元的数据处理性能、存储空间和硬件资源等方RAMSHARERAMDDRRAMDDR面进行充分研究,并提出物理层算法实现的优化方案,为其他通信系加72.5us169us475us43us46us统的设计和实现提供依据。减72.5us169us475us42us46us1LC1860平台概述和软件部署乘72.5us169us475us69us70usLC1860芯片整体分为AP、CP和顶层3个部分,其中CP为通信根据对比测试结果,可以得出以下结论:处理单元。CP端包含3个核心,即CP_A7、X1643和XC4210等。由于1)变量的存储位置对于XC4210运算