SystemVerilog for Verification, 2nd Ed
SystemVerilog for Verification
A Guide to Learning the Testbench Language Features
Second Edition
文件下载
评论信息
-
-
-
SHILFER :非扫描版，很清晰。果然看英文原版的好理解2014-06-17 -
-
nrzero :非扫描版，很清晰。还是看英文版的好，国内的翻译太垃圾了。procedual statement, routine, thread等术语到底怎么翻译从来不考虑读者的普遍认知，可能翻译的人要么是对计算机软2014-05-10
-
其他资源
- 恋恋有词-序列一7000词
- opengl 消隐算法
- 迈瑞先进心电监护算法
- c3p0jar包（包括依赖包）
- 51单片机开发板PCB 原理图
- libcuda.so.1
- Writing Science
- matrixvb
- 基于多层次属性加权的代码混淆有效性量化评估
- IAR VisualSTATE 6.41 part2
- java项目演示第12期一款校园二手市场系统.zip
- 移动开发经典demo
- STM32F103VET6开发板STM32单片机开发板ALTIUM AD设计原理图+PCB+封装库文件.zip
- stm32 软件I2C 实验
- ecshop 退货插件 （可部分退货，可多次留言）
- XML大作业+平时实验
- 基于ASPNET的三层架构的学生成绩管理系统
- 支持netlogo在editplus下语法加亮的文件
- 操作系统课程设计用C写的模拟页面置换算法
- 图像理解中的卷积神经网络pdf
- sandbox沙盒源代码
- c#+多年积累的类库(非常全，包含XML图形数据库等操作)
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明