verilog多功能数字钟
完整齐全目 录
1、绪论 1
2、VERILOG HDL的基础知识
2.1 VERILOG HDL 概述 2
2.1.1 VERILOG HDL的发展历史 2
2.1.2 VERILOG HDL的主要功能 2
3、多功能数字钟的设计 8
3.1设计任务 8
3.2 多功能数字钟功能概述 10
3.3多功能数字钟系统框图 10
3.4详细功能及状态描述 3
3.5 参考模块设计 10
3.5．1 主控制模块maincontrol 10
3.3.2. 时间及其设置模块timepiece_main 10
3.3.3. 时间显示动态位选模块TIME_DISP_SELSCT 12
3.3.4
文件下载
评论信息
其他资源
- matrox imaging library (mil9)的LICENSE（许可证）30天到期
- 光猫超级密码读取配置工具。
- Tables of integral transforms
- 2_超声波实现避障.rar
- 自用的EDID工具合集，包含edid编辑、获取显示器edid等工具
- 博途（TIA）内部培训资料
- DW1000—STM32—Keil工程
- 数字调制解调技术的MATLAB与FPGA实现-Altera/Verilog 光盘源码
- 840D+Toolbox7.4.1.rar
- 微机原理课程设计（秒表的设计）
- 超市收银管理系统运用Java web开发
- 赤兔VMFS数据恢复软件V1.0免费安装版
- lianxubo.m连续波调频代码仿真
- 8219_1024X768_v16(20200718)-喵驾版.rar
- 一个自定义的时间轴控件
- genesis自动制作文字
- cloudsim仿真
- MDKCM525.zip.002
- GJB 438B-2009 军用软件开发文档通用要求
- 办公考勤机考勤表密码破译
- 华科密码学课设
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明