只为小站
首页
域名查询
文件下载
登录
首页
计算机组成原理寄存器堆设计实验
计算机组成原理寄存器堆设计实验
上传者:
bernicechl
|
上传时间: 2021-07-10 22:22:45
|
文件大小: 248KB
|
文件类型: DOC
文档及代码
1. 学习使用Verilog HDL语言进行时序电路的设计方法 2. 掌握灵活运用Verilog HDL语言进行行为级语言描述的技巧和方法; 3. 学习寄存器堆的数据传送和读写工作原理,掌握寄存器堆的设计方法.
文件下载
立即下载
评论信息
其他资源
电磁场有限元--PDF和源程序
STM32读取SBUS接收机
APES谱估计算法
学生管理系统_Java实现
双曲调频matlab代码
GPS模块的STM32单片机例程
PROE5.0标准齿轮库插件
简单二阶互联系统的非线性动力学分析
SAP PowerDesigner 16.5 SP05 v16.5.5.0.4693 [64位] 破解文件,亲测
super_decision操作方法(中文版、英文版、图文版)
大学生家教平台系统Java
软件工程导论(第六版)课后习题答案
自动驾驶技术相关论文
Spring+Mybatis整合,并实现基础的增删改查
Revit二次开发-取到楼板轮廓
家居智能监测系统-项目需求分析说明书
CUDA JPEG编码
基于Contourlet变换的图像去噪源代码
海康web版本
mysql-connector-java-5.1.27
CentOS7安装.zip
上海理工大学《数字电子技术》期末考试试卷.pdf
拼图源代码javagui.zip
1.无线烧录进入DFU.doc
日本的自动化机构图例
ObjectARX2004 custom entity教程
STM32F103xx + uCOS -ii 项目模板
溯雪II汉化版软件+视频教程
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
热门下载
RentingSystem.rar
西安问题电缆-工程伦理案例分析.zip
多目标优化算法(二)MOEAD(附带NSGA2)的文档和代码(MATLAB)
股票价格预测-LSTM-TCN-GBDT:使用四种算法(LSTM,TCN,GRU,GBDT)进行股票价格的预测和预测结果的检验。有四种算法(LSTM,TCN,GRU,GBDT)用于预测股价并检验预测结果-源码
拾荒者.exe同时ID扫描器IP扫描器
大学生网页设计大作业-5个网页设计制作作品自己任选
Python+OpenCV实现行人检测(含配置说明)
MAC OS.X.10.8.iso 镜像文件
transformer_pytorch_inCV.rar
Academic+Phrasebank+2021+Edition+_中英文对照.pdf
DirectX修复工具V4.1增强版
copula程序及算法.zip
elsevier 爱思唯尔 系列期刊的word模板,template,单栏,双栏
数据结构课后习题答案
C4.5决策树算法的Python代码和数据样本
最新下载
Foundations of Multidimensional and Metric Data Structures
从这里学NVH-噪声、振动、模态分析的入门与进阶
封装好的希尔伯特谱、边际谱、包络谱、瞬时频率/幅值/相位程序
英汉最全(包含Mdict和MdxExport两个工具以及最全词库)
ESXi-7.0U1sc-R_niu.iso_ESXi-7.0RTL8111RTL8125 操作系统.OS
SmartKit_V2R7C00RC9_zh.zip
解决win10禁止更新,windows update拒绝访问问题
jdk-17.0.8.zip(windows免安装版本)
LabVIEW-Modbus-API-master
MindMaster Linux 专业版(无水印)