VLSI数字电路0.18um工艺全加器设计

上传者: asdfasd242 | 上传时间: 2021-12-16 14:33:05 | 文件大小: 977KB | 文件类型: -
全加器是算术运算电路运算中的基本单元,也是构成多位加法器的基本单元,介于加法器在算术运算电路当中的重要作用,使得全加器的设计显得十分重要。通常情况下,我们采用两种结构构成全加器电路,一种是由两个半加器组成,另一种为镜像结构。本文主要介绍一个镜象结构电路的一位全加器的设计,包括电路图,基于0.18CMOS工艺的版图,以及前端网表的仿真,后端版图的验证结果。

文件下载

评论信息

  • qq_37243241 :
    还没用,应该还行
    2019-04-06

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明