只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
用7段共阳数码管做的时钟 verilog程序
用7段共阳数码管做的时钟 verilog程序
上传者:
ab120053622
|
上传时间: 2019-12-21 19:22:29
|
文件大小: 3KB
|
文件类型: txt
七段数码管
FPGA
用7段共阳数码管做的时钟 verilog程序 // 时钟用4个数码管显示,显示秒和分,修改一下可以加上时或跑秒 // sys_clk为系统时钟:50MHz // seg_dat为输出给数码管的8个1bit信号 // seg_sl 为数码管位选通
文件下载
立即下载
评论信息
其他资源
ewb实验(编码器和译码器的ewb实验)
C和C++ Windows代码移植到Linux
基于vggnet卷积神经网络的图像风格迁移 Python
单周期CPU实验
数据结构课程设计银行排队系统
爱心宠物诊所系统分析文档和源代码
MuleStudio中文手册
modbus4j.jar 和 seroUtils.jar
电动汽车充电站对电网谐波的影响分析
max 动作库 bip
大量Opengl实例
城市公交查询系统(毕业设计加论文).rar
C语言的小资料(1)
trova-components:一组美丽多彩的React组件,用于构建现代美观的应用程序-源码
苹果iPhone APP开发教程 iOS教程_极品
SQL Server 2012 从入门到精通pdf
MediaRecorder视频录制
银行管理系统(MyEclipse Hibernate Struts MySQL)
阿里Android规范
struts2+hibernate的简单学生信息管理系统
导出Excel,将页面的内容通过excel导出
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
超大规模集成电路先进光刻理论与应用.pdf
中国地面气候资料日值数据集(V3.0)2014-2019.zip
张正友相机标定Opencv实现(完整程序+棋盘图)实例源码
mingw-w64-install.exe
Python+OpenCV实现行人检测(含配置说明)
CPLEX12.8学术版安装包:cplex_studio128.win-x86-64.exe
C4.5决策树算法的Python代码和数据样本
VideoDownloadHelper去除120分钟时间限制-高级版.zip
android studio课程设计作业PPT+设计文档+可运行源代码+设计思路
鲸鱼优化算法 WOA matlab源代码(详细注释)
基于MQ2烟雾传感器的STM32F103程序
EasyMedia-ui.zip
MVDR,Capon波束形成DO估计.zip
采用K-means聚类,实现多维矩阵的聚类,并进行可视化展示(matlab)
简易示波器-精英板.zip
最新下载
TCA9548A-I2C多路复用器原理图/PCB/设计说明-电路方案
Linux升级内核 module-init-tools-3.2.tar.gz、mkinitrd-4.1.18-2.i386.rpm、device-mapper-1.00.19-2.i386.rpm、lvm2-2.00.25-1.01.i386.rpm
C++编写五子棋(带AI,mfc,附教程)
方正畅听2008 Win7破解补丁
Protel DXP 程序_8路计时抢答器-综合文档
劲舞IP暗码转换器,支持易语言登录器
mulitisim-数字频率计.ms14
图幅号转换工具
机械革命电竞服务中心(OTA)
频率脉冲宽度测量