只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
用7段共阳数码管做的时钟 verilog程序
用7段共阳数码管做的时钟 verilog程序
上传者:
ab120053622
|
上传时间: 2019-12-21 19:22:29
|
文件大小: 3KB
|
文件类型: txt
七段数码管
FPGA
用7段共阳数码管做的时钟 verilog程序 // 时钟用4个数码管显示,显示秒和分,修改一下可以加上时或跑秒 // sys_clk为系统时钟:50MHz // seg_dat为输出给数码管的8个1bit信号 // seg_sl 为数码管位选通
文件下载
立即下载
评论信息
其他资源
基于遗传算法的BP神经网络优化算法——matlab
stm32读取GPS数据
机器人导论_(美)HLHN J.CRAIG著 贠超等译.pdf
php临时邮箱系统源码,免费接收邮箱
seep3D渗流计算软件
基于神经网络方法的专家系统源代码
NotePad++ 编辑NCL 代码,实现自动补全和高亮颜色
翠欧ZMotion Basic 编程手册
dns2tcpc.exe
西安电子科技大学信号与系统习题册&答案
北航数值分析复习资料2018最新整理
数值分析第五版课后答案
网页设计与制作任务驱动教程(第3版)陈承欢 电子资源.rar
OFDM误码率
常用GPU计算工具numba的3个例子.docx
JMeterAMQP.jar
推荐系统基准数据.zip
Bernese 5.2 官方教程
Android高仿微信界面源码
.net 美萍超市管理系统源码(C#)
ftp爆破工具
网络封包截取源码(DELPHI)
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
中国地面气象站观测数据2000-2021
Matpower中文使用手册(原名《MATPOWER手册(中文版)》).rar
西门子逻辑控制设计开发_3部10层
Plexim Plecs Standalone 4.1.2 x64.7z
非线性本构关系在ABAQUS中的实现.pdf
云视通扫描工具.zip
先进PID控制Matlab仿真第4版-PDF+代码.zip
倒立摆的模糊控制(基于simulink仿真,适合初学者).rar
vivado 破解 lisence(有效期到2037年) 下载
RNN-LSTM卷积神经网络Matlab实现
android开发期末大作业.zip
多目标微粒子群算法MOPSO MATLAB代码
商用密码应用与安全性评估——霍炜.pdf
王万良-人工智能导论(第五版)课件
房价预测的BP神经网络实现_python代码
最新下载
SOB0.27全角色攻略.pdf
pdfjs-2.0.943-dist
Cocos2d-x高级开发教程:制作自己的《捕鱼达人》(带书签源码,非常清晰)
C++语言设计塔防游戏
Specair 3.0
ffactivex-setup-r39.exe
计算机组成原理课后答案 张功萱
jrebel6.4.3的离线安装包+6.4.3破解文件+破解方法
devsim:TCAD半导体器件仿真器
戴尔R730/R730XD服务器3C认证证书