只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
用7段共阳数码管做的时钟 verilog程序
用7段共阳数码管做的时钟 verilog程序
上传者:
ab120053622
|
上传时间: 2019-12-21 19:22:29
|
文件大小: 3KB
|
文件类型: txt
七段数码管
FPGA
用7段共阳数码管做的时钟 verilog程序 // 时钟用4个数码管显示,显示秒和分,修改一下可以加上时或跑秒 // sys_clk为系统时钟:50MHz // seg_dat为输出给数码管的8个1bit信号 // seg_sl 为数码管位选通
文件下载
立即下载
评论信息
其他资源
Linux_UNIX OpenLDAP实战指南.pdf
cesium 卫星轨迹模拟 czml
数据库课程设计-工资管理系统.rar
linux环境下QT语言写的学生成绩管理系统
C#影院信息管理系统
js实现vlc分屏-切换.html
防止代码变质的思考与方法
json-view.zip
opengl五角星绘制
MATLAB源码集锦-基于排队论思想的银行排队状态模拟代码
4-15-1(MediaPlayer音乐).7z
cmake-3.19.2-win64-x64.zip
科技文献检索实验1
java 抽奖系统jar 完整版
动态规划算法解决最优路径规划
电路邱关源-电路基础
单片机驱动16*16点阵LED汉字显示c51程序
点对点的FTP文件传输
本地检索系统
愤怒的小鸟Unity3d
气箱脉冲除尘器5室S7200程序
IC卡标准ISO7816中文完整版.rar
网狐跑胡子源码
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
基于MATLAB的水果图像识别
基于MQ2烟雾传感器的STM32F103程序
ChinaMeteorologicalDataHandler.R
大唐杯资料+题库(移动通信)
凯斯西储大学(CWRU)轴承数据集(含数据包+整理Python程序+使用说明)
quartus II13.0器件库.zip
计算机专业实习日记+实习周记+实习总结
CUDA并行程序设计 GPU编程指南-中文扫描539页完整版pdf+高质量英文完整591页原版非扫描pdf
锁相环simulink建模仿真.rar
IBM CPLEX 12.10 学术版 mac操作系统安装包
mingw-w64-install.exe
voc车辆检测数据集(已处理好,可直接训练)
pytorch实现RNN实验.rar
云视通扫描工具.zip
离散时间信号处理第三版课后习题答案
最新下载
功率半导体器件与应用-斯蒂芬 林德(Stefan Linder)
Mininet Host流量测试软件
2024数学建模国赛word版论文模板学术论文模板(含流程图概念图模板)
routeros 电子盘 ID 修改
Zotero 插件(pdf-translate/ZotFile/PDFtk serve/茉莉花/Zotero Scihub)
Windows6.1-KB2921916-x64.msu
opencl_runtime_16.1.1_x64_setup.msi
热键开关 f2锁定开关 可以火绒一键断网
NEDC数据工况
PCAuto 5.0