只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
用7段共阳数码管做的时钟 verilog程序
用7段共阳数码管做的时钟 verilog程序
上传者:
ab120053622
|
上传时间: 2019-12-21 19:22:29
|
文件大小: 3KB
|
文件类型: txt
七段数码管
FPGA
用7段共阳数码管做的时钟 verilog程序 // 时钟用4个数码管显示,显示秒和分,修改一下可以加上时或跑秒 // sys_clk为系统时钟:50MHz // seg_dat为输出给数码管的8个1bit信号 // seg_sl 为数码管位选通
文件下载
立即下载
评论信息
其他资源
linear and nonlinear functional analysis with applications.pdf
matlab读取envi数据
网络工程课程设计—企业部门网络规划设计(各级路由交换机配置代码+cisco packet tracer7.0文件)
Java音乐播放器(源码+jar包+数据库)
nRF24LE1的通过无线更新固件例程
最速下降迭代法Matlab程序
Docker核心技术基础(脑图)
hydra-v7.3
PageOffice Java中动态填充Word模版生成正式Word文件
Arduino所需库
制造运营设计中打动人心的情景体验
学成在线maven库
2020中国在线教育行业创新趋势研究报告.pdf
城市三维建模技术规范要点解读
大学生静态个人网站设计(源代码+论文)
glut文件包
解析ip数据包(附mstcpip.h)
一个C编写的快速DCT程序
dubbo全套视频教程(含有文档、ppt、源码)
基于高阶累积量与谱分析的数字调制信号识别
android Jsoup获取网站内容(实例为新闻标题获取),android网络必学
router os 6.0支持IDE破解版
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
数字图像处理[冈萨雷斯]
2019综合测评仿真.zip
锁相环simulink建模仿真.rar
先进PID控制Matlab仿真第4版-PDF+代码.zip
倒立摆的模糊控制(基于simulink仿真,适合初学者).rar
PSO-LSSVM的MATLAB代码.rar
极域电子教室管理系统软件V2.0 2022稳定版 支持Win11
麻雀搜索算法(SSA)优化bp网络
得到品控手册7.0.pdf
航迹融合算法MATLAB仿真程序
avantage 软件 xps 处理软件30天后不能使用问题
Spring相关的外文文献和翻译(毕设论文必备)
Plexim Plecs Standalone 4.1.2 x64.7z
CPLEX12.8学术版安装包:cplex_studio128.win-x86-64.exe
校园网规划与设计和pkt文件
最新下载
MT29F 镁光 NAND Flash数据手册大全
电赛优秀作品(99-15).rar
fptw64所有版本下载 Intel(R) Flash Programming Tool
利用COMSOL等离子体仿真模块实现空气沿面介质阻挡放电仿真模型研究 等离子体仿真 资料
GX works2重装工具,三菱软件环境清除工具
西北干旱区矢量边界.SHP
锂电池管理系统合集-V2.35-3天邦达铁塔换电BMS&通用上位机 V1.55和采集线接法
最优化理论,cplex20.10,python-cplex 和 python-docplex 相关安装包
JBL RMP2000K
Arduino-mpu6050.zip