只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
用7段共阳数码管做的时钟 verilog程序
用7段共阳数码管做的时钟 verilog程序
上传者:
ab120053622
|
上传时间: 2019-12-21 19:22:29
|
文件大小: 3KB
|
文件类型: txt
七段数码管
FPGA
用7段共阳数码管做的时钟 verilog程序 // 时钟用4个数码管显示,显示秒和分,修改一下可以加上时或跑秒 // sys_clk为系统时钟:50MHz // seg_dat为输出给数码管的8个1bit信号 // seg_sl 为数码管位选通
文件下载
立即下载
评论信息
其他资源
相关系数显著性检验表
基于tmc2660的步进电机S加减速曲线设计
HTML5情侣纪念日期.rar
ueditor编辑器
中小型酒店管理系统的设计与实现源代码
现代电气控制及PLC应用技术
Qt一笔画小游戏源码
债券交易测试用例
批量转换mat文件为txt文档
ffmpeg-4.2.2-for-android.zip
常州市工控安全巡检诊断活动方案介绍.ppt
01.素描PPT全天讲课视频.rar
汇编命令工具(密码666).rar
《中国网络安全法》解读.pptx
安卓读取文本文件并处理中文乱码
QCExplorer QCExplorerAddIn QC浏览器 QC客户端 (V9 & V10)
C#酒店管理系统 源代码 界面美观
我的频率计 proteus
ORACLE插件,快速美化SQL语句
完整的Linux培训视频
vs2010 配色方案+Consolas字体
ilbc-rfc3951
MFC 五子棋 一个简单的五子棋游戏
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
基于傅里叶算子的手势识别的完整源代码(Python实现,包含样本库)
pytorch实现RNN实验.rar
中小型企业网络建设.pkt
【SystemVerilog】路科验证V2学习笔记(全600页).pdf
科研伦理与学术规范 期末考试2 (40题).pdf
人体姿态检测
Android大作业——网上购物APP(一定是你想要的)
凯斯西储大学(CWRU)轴承数据集(含数据包+整理Python程序+使用说明)
MPC 模型预测控制matlab仿真程序
新型冠状病毒疫情_2020年东三省数学建模A题_论文展示
Autojs 例子 源码 1600多个教程源码
RX560 bios合集(请务必注意显存品牌和大小以及是否需要6pin!)含刷新工具.zip
风电场风速及功率数据.zip
Spring相关的外文文献和翻译(毕设论文必备)
2021华为芯片研发岗位笔试题
最新下载
openswan的Pluto源码分析以及linux的IPsec内核源码分析
用于excel的md5宏xla
openswan手册
iPod+Authentication+Coprocessor+Spec+2.0C+R1
hdmi输入芯片SiI9134/SiI9135的数据手册及编程指南
倍福Beckhoff EtherCAT IPCore Datasheet
smaart v7 WIN版+MAC版 破解版+教程
Altium DXP Protel 元件封装库 DO-214 PCBLIB
sqlserver数据库恢复工具
UML与ENTERPRISE_ARCHITECT_7.5团队开发实务手册(目录)与DEMO实例.rar