只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
用7段共阳数码管做的时钟 verilog程序
用7段共阳数码管做的时钟 verilog程序
上传者:
ab120053622
|
上传时间: 2019-12-21 19:22:29
|
文件大小: 3KB
|
文件类型: txt
七段数码管
FPGA
用7段共阳数码管做的时钟 verilog程序 // 时钟用4个数码管显示,显示秒和分,修改一下可以加上时或跑秒 // sys_clk为系统时钟:50MHz // seg_dat为输出给数码管的8个1bit信号 // seg_sl 为数码管位选通
文件下载
立即下载
评论信息
其他资源
Juniper SRX Junos 12.3
小信号调谐放大器 ,包括PCB板子,Multisim/Proteus,仿真文件
复合材料ABAQUS仿真umat子程序各页详解.pdf
IOU+IOS.zip
matlab实现电力系统潮流计算-PQ分解法
量产工具 PS2251-07(PS2307)
Source insight 4 注册码
matlab使用opencv的开发工具包mexopencv
在ASP.NET MVC中使用Redis 的Demo:通过Redis实现用户登陆,并保持登陆状态。
按键控制计数(0-999)程序及仿真图
CCTALK BUS CCTLAK 总线协议
MCNP计算实例
中断状态:请勿中断状态页面-源码
Velopert_React_Practice_TS_ver-源码
JAVA网络编程 第4版
C#程序设计-贪吃蛇
OpenSSL_Light_Win64.msi
SOA发展历史介绍SOA的发展
C#进销存管理系统(完整版,附数据库文件)
“当前”统计模型机动目标跟踪的改进算法
lyapunov算法程序
FiddlerCore4源码
Nero8中文完美精简绿色版(精品收藏)
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
avantage 软件 xps 处理软件30天后不能使用问题
西安问题电缆-工程伦理案例分析.zip
python大作业--爬虫(完美应付大作业).zip
拾荒者.exe同时ID扫描器IP扫描器
MTALAB NSGA2算法
vivado 破解 lisence(有效期到2037年) 下载
simulink仿真实现光伏发电MPPT+能量管理
刚萨雷斯《数字图像处理》第四版答案.pdf
股票价格预测-LSTM-TCN-GBDT:使用四种算法(LSTM,TCN,GRU,GBDT)进行股票价格的预测和预测结果的检验。有四种算法(LSTM,TCN,GRU,GBDT)用于预测股价并检验预测结果-源码
基于LSTM模型的股票预测模型_python
先进PID控制Matlab仿真第4版-PDF+代码.zip
Keil5安装包
工程伦理_李正风,丛杭青,王前_北京:清华大学出版社 , 2016.08_P329.pdf
离散时间信号处理第三版课后习题答案
航迹融合算法MATLAB仿真程序
最新下载
山东省矢量地图
数字语音处理理论与应用
SDI011 双界面读卡器驱动driver_V5.21_V5.34
(推荐)小爱触屏音箱LX04_2.34.5-官改-(开发版)SP5
软件开发文档模板(全套)
telnet客户端源码
delphi验证码识别,能够自己学习,绝对好用,没有任何第三方控件和dll
USB 2.0规范(英文版).pdf
OTN标准G.798
麒麟云打印服务端1.1.3