只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
用7段共阳数码管做的时钟 verilog程序
用7段共阳数码管做的时钟 verilog程序
上传者:
ab120053622
|
上传时间: 2019-12-21 19:22:29
|
文件大小: 3KB
|
文件类型: txt
七段数码管
FPGA
用7段共阳数码管做的时钟 verilog程序 // 时钟用4个数码管显示,显示秒和分,修改一下可以加上时或跑秒 // sys_clk为系统时钟:50MHz // seg_dat为输出给数码管的8个1bit信号 // seg_sl 为数码管位选通
文件下载
立即下载
评论信息
其他资源
点阵字库(字模)生成器 4.0
基于STM32单片机太阳能电池板追日光跟踪系统设计
相参串脉冲matlab
兰州理工大学 数据结构试题及答案
png++库安装指南和代码
人工蜂群算法 优化算法 Matlab 附测试函数, ABC Algorithm and benchmarks
史密斯圆图 matlab实现
阿里云DevOps ACA 认证.doc
投资组合:我的个人网站和投资组合-源码
chromiumembedded-cef-5ef0fb8ac8fd.zip
基于JTAG的SoC片上调试系统设计
HTMLTestRunner.py
多对多E-R关系图模版.vsdx
Graph Maker版本 1.5.8
Java高性能编程
Samlight编程手册
高端的响应式旅游网站模板
51单片机德飞莱例程
cute slider v2.1
lwip pppos拨号上网,通过串口ppp拨号上网
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
模型预测控制MPC(模型预测电流控制,MPCC)的simulink仿真,2016b版本
【SystemVerilog】路科验证V2学习笔记(全600页).pdf
IEEE 39节点系统的Simulink模型
mingw-w64-install.exe
银行笔试 信息科技岗部分真题
matlab时频分析工具箱+安装方法+函数说明+最新版tftb.
Python+OpenCV实现行人检测(含配置说明)
2019综合测评仿真.zip
基于Python网络爬虫毕业论文.doc
OLED显示温度和时间-STM32F103C8T6(完整程序工程+原理图+相关资料).zip
基于Matlab的PI/4 DQPSK的调制解调源代吗
适用于eNSP 1.3.00 可加载的USG6000V防火墙设备包
2021华为芯片研发岗位笔试题
MPC 模型预测控制matlab仿真程序
基于YOLOV5的车牌定位和识别源码.zip
最新下载
自定义多样式渐变环形进度条
sggs谷歌影像下载拼图工具
磁盘调度算法模拟(图形化界面)
python接口自动化测试—youyou
一彩进销存管理系统v2017破解版
postman8.7版本比较好用
多功能智能小车原理图及PCB文件
矩阵论清华大学方保镕 教材以及课后习题答案
VB6.0反编译工具
CAD2016+CASS10.1