只为小站
首页
域名查询
文件下载
登录
首页
开发技术
硬件开发
用7段共阳数码管做的时钟 verilog程序
用7段共阳数码管做的时钟 verilog程序
上传者:
ab120053622
|
上传时间: 2019-12-21 19:22:29
|
文件大小: 3KB
|
文件类型: txt
七段数码管
FPGA
用7段共阳数码管做的时钟 verilog程序 // 时钟用4个数码管显示,显示秒和分,修改一下可以加上时或跑秒 // sys_clk为系统时钟:50MHz // seg_dat为输出给数码管的8个1bit信号 // seg_sl 为数码管位选通
文件下载
立即下载
评论信息
其他资源
Windows下用SSL实现加密通讯Demo
硬件IIC驱动时钟芯片BL5372
MFC读取二进制文件并保存为文本文件
长短期记忆神经网络(LSTM)python实现
PokemonGo类项目
java职工信息管理系统
flowable-6.4.2.zip
Matlab指纹识别教程-整套指纹识别的学习教程.rar
拟一维喷管流动的数值解MATLAB程序
netty所需要得jar包
蒙特卡罗方法及其应用
泛函分析习题集
基于粗糙集的特征选择方法的研究
log4日志j的使用
IT企业多项目管理的实施对策探究
Effect前端:如何让页面打开速度更快
MATLAB源码集锦-多目标粒子群优化算法代码
20190918 数据收集流程.docx
成功实现手机蓝牙控制智能小车机器人!视频+程序源代码(Android)
武汉大学uml第一次实验
C++程序流程图生成器
JAVA做的小游戏,蛮有趣的
免责申明
【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
个人信息
点我去登录
购买积分
下载历史
恢复订单
相关资源标签
Actionscript
C
C#
C++
Delphi
Java
Javascript
Perl
PHP
Python
VB
Web开发
硬件开发
其它
热门下载
商用密码应用与安全性评估——霍炜.pdf
matpower5.0b1.zip
scratch版 我的世界.sb2
校园网规划与设计和pkt文件
EBSD分析软件——Channel5下载安装教程
知网情感词典(HOWNET)
DBSCAN算法Matlab实现
Android大作业——网上购物APP(一定是你想要的)
上帝之眼和拾荒者.rar
基于matlab扩频通信系统仿真(整套代码)
pytorch实现RNN实验.rar
2019和2021年华为单板通用硬件笔试题及答案
现代操作系统原理与实现.pdf
风电场风速及功率数据.zip
OLED显示温度和时间-STM32F103C8T6(完整程序工程+原理图+相关资料).zip
最新下载
广工云计算课程报告
ADS1115采集电压
身份证归属地数据库.xlsx
CrystalExplorer-17.5-win32.exe
扫描软件-ScandAllPro-v2.1.8
高超声速飞行器的轨迹设计与仿真研究
基于遗传算法的路径规划算法代码
STM32矩阵键盘按键+显示.rar
阿里云整体架构.pptx
无线麦克风芯片各个级的芯片资料