FPGA设计的电子时钟报告
本设计采用的VHDL是一种全方位的硬件描述语言，具有极强的描述能力，能支持系统行为级、寄存器传输级和逻辑门级这三个不同层次的设计；支持结构、数据流、行为三种描述形式的混合描述，覆盖面广，抽象能力强，因此在实际应用中越来越广泛。ASIC是专用的系统集成电路，是一种带有逻辑处理的加速处理器；而FPGA是特殊的ASIC芯片，与其它的ASIC芯片相比，它具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检测等优点。
文件下载
评论信息
其他资源
- miracl库及使用手册和头文件miracl.lb及ms32.lib
- 正点原子精英版原理图
- 财务建模 设计、建构及应用的完整指南
- 基于TMS320F2812的相关法超声波流量计研究
- 永磁同步电机的PI控制采用双闭环控制
- 深入理解linux设备树dts
- 人脸识别系统代码，毕设可用
- SCD 文件可视化及检查比较
- 开题报告 毕业论文 库存管理系统
- 大学数据库课件英文版
- java新手8个小项目
- webService返回xml格式数据案例
- jQuery淘宝购物车页面商品结算
- 全能扫描王破解版
- QTlinux-x64.so
- 使用WESB的Web服务绑定与基于WSCF的Web服务客户端通信
- MATLAB工具箱大全- 马尔可夫决策过程 (MDP) 工具箱MDPtoolbox
- 70.深度解密网络项目八：利用别人的“爱好”进行互联网创业变现.pdf
- 简易逻辑分析仪的设计用源代码.7z
- nginx.pptx
- 液压系统建模与仿真三级项目.zip
- Nachos实验代码
- GSL库 V2.4 for Windows
- TP-SHOP支付宝+微信免签约插件
- 三菱CNC加工中心信息程序的开发
- 用mfc编写的学生成绩管理系统（含代码）
- Developing 2D Games with Unity
- MFC下CSocket编程例子
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明