ADF4350 verilog 驱动源代码.zip

上传者: GZXGYZ | 上传时间: 2021-07-08 21:03:21 | 文件大小: 1KB | 文件类型: ZIP
ADF4350 verilog 驱动源代码: ////////////////////////////////////////////////////////////////////////////////// ////////////////////////////////////////////////////////////////////////////////// module sen_ADF4350( input clk10M, //配置ADF4350时钟 满足保持时间 input rst, output SCLK, //上升沿导入数据 output reg LE, //低电平时配置数据 output CE, //片选 output DATA, //数据线 output reg led_ADF4350SET, input R0_update ); reg reg_data=0; //数据缓存 reg [32:1] conf0,conf1,conf2,conf3,conf4,conf5; //ADF4350初始化寄存器缓存 reg [5:0] cnt=32; //寄存器配置计数器 //-------------------------------- reg [6:0] state; parameter S0 =7'b0000_001, S1 =7'b0000_010, S2 =7'b0000_100, S3 =7'b0001_000, S4 =7'b0010_000, S5 =7'b0100_000, S6 =7'b1000_000; //--------------------------------- assign SCLK = clk10M; //配置数据的时钟信号 assign DATA = reg_data;//输出缓冲器中的值 assign CE = 1; //ADF4350 片选端 高有效 //-----------------------------------

文件下载

资源详情

[{"title":"( 1 个子文件 1KB ) ADF4350 verilog 驱动源代码.zip","children":[{"title":"sen_ADF4350.v <span style='color:#111;'> 3.30KB </span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明