PWM波实验FPGA设计Verilog逻辑源码Quartus11.0工程文件.zip

上传者: GZXGYZ | 上传时间: 2021-08-23 13:07:37 | 文件大小: 3.01MB | 文件类型: ZIP
PWM波实验FPGA设计Verilog逻辑源码Quartus11.0工程文件,FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module pwm(clk,reset,key,led); input clk,reset,key; output led; reg pwm_out; reg key_out; parameter s0=2'b00,s1=2'b01,s2=2'b10,s3=2'b11; reg [1:0] state; reg [31:0] clk_counter; reg [9:0] pwm_counter; reg flag; /******************按键消抖**************************/ always @(posedge clk) begin case (state) s0: begin key_out<=1'b1; if(key==1'b0) state<=s1; else state<=s0; end s1: begin if(key==1'b0) state<=s2; else state<=s0; end s2: begin if(key==1'b0) state<=s3; else state<=s0; end s3: begin if(key==1'b0) begin key_out<=1'b0; state<=s3; end else begin key_out<=1'b1; state<=s0; end end default: state<=s0; endcase end always @(posedge clk) begin clk_counter<=clk_counter+1'b1; if (clk_counter[13:4]

文件下载

资源详情

[{"title":"( 107 个子文件 3.01MB ) PWM波实验FPGA设计Verilog逻辑源码Quartus11.0工程文件.zip","children":[{"title":"pwm.fit.smsg <span style='color:#111;'> 513B </span>","children":null,"spread":false},{"title":"pwm.pof <span style='color:#111;'> 512.18KB </span>","children":null,"spread":false},{"title":"pwm.map.summary <span style='color:#111;'> 455B </span>","children":null,"spread":false},{"title":"pwm.sta.rpt <span style='color:#111;'> 155.40KB </span>","children":null,"spread":false},{"title":"pwm.v.bak <span style='color:#111;'> 1.80KB </span>","children":null,"spread":false},{"title":"......","children":null,"spread":false},{"title":"<span style='color:steelblue;'>文件过多,未全部展示</span>","children":null,"spread":false}],"spread":true}]

评论信息

免责申明

【只为小站】的资源来自网友分享,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论 【只为小站】 经营者是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二条之规定,若资源存在侵权或相关问题请联系本站客服人员,zhiweidada#qq.com,请把#换成@,本站将给予最大的支持与配合,做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明