描述 PMP10601 参考设计提供为 Xilinx:registered: Zynq:registered: 7000 系列 (XC7Z015) FPGA 供电时所需的所有电源轨。此设计使用多个 LMZ3 系列模块、多个 LDO 和一个 DDR 终端稳压器提供为 FPGA 供电时所需的所有电源轨。它还具有一个用于加电和断电排序的 LM3880。此设计采用 12V 输入电压。 特性 提供 Xilinx:registered: Zynq:registered: 7000 系列 (XC7Z015) 所需的所有电源轨 设计已经过优化，支持 12V 输入 板载加电和断电排序 支持 DDR3 存储器件 模块设计，使用方便

本设计通过赛灵思的XC7A35T控制Asm公司的TDC-GPX2芯片进行时间间隔测量，设计中对于寄存器配置、SPI通信以及测量脉冲模拟都有讲述，结合本人的三篇博客可以轻松实现项目设计。以下附上介绍链接： https://blog.csdn.net/qq_46284844/article/details/129242363?spm=1001.2014.3001.5501 如有朋友需要，欢迎下载。 注：该系列第三篇附有百度网盘的下载链接。

该文件包和“”F3--FPGA读写EEPROM实例2022-12-12“对应，其中eep_picture文件中存放了很多文章用到的素材图片，“AT24C04C-AT24C08C-I2C-Compatible-Two-Wire-Serial-EEPROM-4-Kbit-8-Kbit-20006127A”是本例用到的ATMEL的eeprom的芯片手册，CH14IICRT.zip是本例的vivado工程文件，UM10204.pdf是IIC官方协议手册；M24C64-RDW6TP.pdf是ST的一款EEPROM芯片，请结合文章F3--FPGA读写EEPROM实例2022-12-12一起学习。

用于自己设计Xilinx下载器，如果遇到下载器损坏的情况，也可利用起来维修。

Xilinx ISE 12.2 license,大家懂的。 一共两个，大家随便挑一个用就是了

Xilinx Software Development Kit (SDK) User Guide System Performance Analysis

制作日志: /****************************2016-07-10 更新*********************************/ 经过不知道多少个工作日空余时间和周末业余时间，终于大致设计板子浮出水面，等待后续检查。 板子采用4层PCB，层叠情况:Top -> GND -> Power -> Bottom板子芯片情况: (1) FPGA: Xilinx Spartan6系列的XC6SLX16-FTG256 (2) DDR3: Micron的MT41J128M16，2Gbit存储容量 (2) 电源:采用2片Onsemi的NCP1529分别为FPGA Core 1.2V和DDR3 1.5V提供电源 /****************************2016-07-18 更新*********************************/ PCB打样回来了，5mil/5mil的线宽线距，10mil的过孔，花了我好多大洋！！！赶紧贴板子去了！！ 贴完再上照。 /****************************2016-07-19 更新*********************************/ 搞了一个上午,终于搞定第一个板子,FPGA的1.2V VDDCore电压，1.5V的DDR3供电电压， VREF的0.75V电压都OK。往FPGA内部下载点灯程序OK，往SPI FLASH固化程序也OK。 下一步，DDR3 的MCB实现。 /****************************2016-07-23 更新*********************************/ 经测试，第一版的DDR3可以正常稳定运行在400MHz，全地址空间读写数据无任何问题。 现在开始准备第二版，打算生成100个pcb，并且会将阻焊颜色由绿色改为黑色。 具体设计细节和第一版的区别如下: (1) IO引脚数量由原来的80个增加到86个IO； (2) 所有引出的差分线尽量保持等长； (3) 电容部分进行了改进，每个DC/DC输出都增加了铝电解电容，增加可靠性，铝电解电容都放在背面。 下面是第二版的图片: /****************************2016-07-26 完成*********************************/ 2Gbit全地址空间测试完成，用的是Xilinx提供的MCB IP硬核，附件是原理图和说明书，欢迎下载。

创龙基于TI TMS320C6748（定点/浮点DSP C674x） + Xilinx Spartan-6 FPGA处理器；

设计定制的AXI从属外设 使用Xilinx Vivado工具创建自定义AXI-lite从属外围设备的指南 这是一份针对希望在Xilinx嵌入式处理器系统中设计自己的AXI4-lite从属外设的用户的应用笔记。 该版本的应用笔记是使用为。 此信息同样适用于使用AXI4互连的其他Xilinx板和体系结构。 提供的示例代码是为编写的。 会费 提供了代码示例供您使用，但是请随时通过拉请求以通常的方式将自己的代码贡献回该存储库。 请从此存储库中派生，然后在您的派生中创建一个适当命名的分支，然后再提交回此存储库。 请不要从您的“主”分支提交拉取请求。 代码的每个新添加项都应属于其自己的已提交分支。 谢谢。

Xilinx系列FPGA芯片IP核详解 [刘东华编著].part2