深度强化学习DDPG算法训练小车运动找球的代码
dalsaMX4采集卡触发接口定义,以及采集卡使用说明
2023-01-14 15:18:36 5.07MB dalsa,采集卡
1
GNU C库参考手册简体中文 目录
2023-01-11 20:57:13 4KB
1
u-blox Cellular Modules- AT Commands Manual
2023-01-11 10:37:23 7.67MB u-blox Cellular AT Commands
1
I2C-Bus 是一种世界范围的标准,使用广泛。通用的I2C总线被使用在各种控制架构之中,如:系统管理总线(SMBus)、电源管理总线(PMBus),智能平台管理接口(IPMI),显示数据通道(DDC)和高级电信计算架构(ATCA)。本文档主要是规范IIC的开发,是学习IIC以及使用IIC的必备参考资料。
2023-01-10 10:06:46 1.33MB IIC 开发手册 IIC规范
1
RISC_CPU是一个复杂的数字逻辑电路,但是它的基本部件的逻辑并不复杂。从第四章我们知道可把它 分成八个基本部件: 1)时钟发生器 2)指令寄存器 3)累加器 4)RISC CPU算术逻辑运算单元 5)数据控制器 6)状态控制器 7)程序计数器 8)地址多路器 各部件的相互连接关系见图8.2。其中时钟发生器利用外来时钟信号进行分频生成一系列时钟信号, 送往其他部件用作时钟信号。各部件之间的相互操作关系则由状态控制器来控制。各部件的具体结构 和逻辑关系在下面的小节里逐一进行介绍。 8.2.1时钟发生器 时钟发生器 clkgen 利用外来时钟信号clk 来生成一系列时钟信号clk1、fetch、alu_clk 送往CPU 的其他部件。其中fetch是外来时钟 clk 的八分频信号。利用fetch的上升沿来触发CPU控制器开始 执行一条指令,同时fetch信号还将控制地址多路器输出指令地址和数据地址。clk1信号用作指令寄 存器、累加器、状态控制器的时钟信号。alu_clk 则用于触发算术逻辑运算单元。 时钟发生器clkgen的波形见下图8.2.2所示: CLK CLK1 CLKGEN ALU_CLK FETCH CLK CLK1 ALU_CLK FETCH 图1. 时钟发生器 RESET RESET
2023-01-09 20:50:48 1.73MB FPGA Verilog 夏宇闻
1
移远EC20系列FTP功能参考文档,根据该文档实现智能终端设备通过4G模块访问FTP服务器,获取升文件,并下载到4G模块flash中。
2023-01-05 23:10:31 974KB 4G模块 OTA stm32
1
Burp Suite 常用功能 Burp 包含许多支持测试过程的套件范围的功能。 • Message editor • Inspector • Burp's browser • Sending requests between tools • Search • Learn • Target analyzer • Content discovery • Task scheduler • CSRF PoC generator • Compare site maps • Burp Infiltrator • Burp Clickbandit • Burp Collaborator client • URL matching rules • Response extraction rules • Manual testing simulator • Options
2022-12-28 18:00:36 213KB 黑客攻击
1
RTD2660 microchip user manual
2022-12-22 20:55:50 5.25MB RTD2660
1
EFM8BB52 Reference Manual
2022-12-14 13:19:58 3.19MB 数据手册
1