创龙基于TI TMS320C6748（定点/浮点DSP C674x） + Xilinx Spartan-6 FPGA处理器；

设计定制的AXI从属外设 使用Xilinx Vivado工具创建自定义AXI-lite从属外围设备的指南 这是一份针对希望在Xilinx嵌入式处理器系统中设计自己的AXI4-lite从属外设的用户的应用笔记。 该版本的应用笔记是使用为。 此信息同样适用于使用AXI4互连的其他Xilinx板和体系结构。 提供的示例代码是为编写的。 会费 提供了代码示例供您使用，但是请随时通过拉请求以通常的方式将自己的代码贡献回该存储库。 请从此存储库中派生，然后在您的派生中创建一个适当命名的分支，然后再提交回此存储库。 请不要从您的“主”分支提交拉取请求。 代码的每个新添加项都应属于其自己的已提交分支。 谢谢。

Xilinx系列FPGA芯片IP核详解 [刘东华编著].part2

Xilinx官方提供的慢切斯特编解码，用的是VHDL实现的，代码写的很好，攻城师们还可以多学习下他的代码风格。

华为的Xilinx FPGA设计高级技巧篇，高清版

与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、BUFGMUX、BUFGDLL和DCM等

Xilinx Zynq-7000 嵌入式系统设计与实现 基于ARM Cortex-A9双核处理器和Vivado的设计方法

cadence XILINX fpga PCB设计

2017.1版本的SDSoC可以很好地支持Zybo开发板，而高版本的SDSoC则不怎么再支持略显老旧的Zybo开发板了

Xilinx Vivado 硬件诊断（ ila和vio的使用），两者的灵活交换使用，基本的调试基本功