本文在简要介绍寄生参数提取工具Star-RCXT和静态时序分析工具PrimeTime的基础上,对已通过物理验证工具Calibre DRC和LVS的FFT处理器版图用Star-RCXT工具进行了基于CCI的寄生参数提取,得到内部互连网络的详细寄生电容和电阻值。最后,用 PrimeTime工具进行了精确的版图时序分析。
2021-07-12 09:53:35
97KB
1
华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料:
FPGA技巧Xilinx.pdf
HuaWei Verilog 约束.rar
Synplify工具使用指南(华为文档)[1].rar.rar
Verilog HDL 华为入门教程.rar
Verilog典型电路设计 华为.rar
一种将异步时钟域转换成同步时钟域的方法.pdf
华为coding style.rar
华为FPGA设计流程指南.doc
华为FPGA设计规范.rar
华为VHDL设计风格和实现.rar
华为专利：一种快速无毛刺的时钟倒换方法.rar
华为专利：华为小数分频.rar
华为以太网时钟同步技术_时钟透传技术白皮书.rar
华为硬件工程师手册目前最全版本.rar
华为面经.doc
华为面经.rar
静态时序分析与逻辑...pdf
2021-07-09 14:03:08
7.2MB
自己整理的，感觉很不过，对setup-time和hold-time相关知识讲得很透彻，大家可以看看。
2021-07-05 10:42:28
1.34MB
1
Intel® Quartus® Prime Pro Edition User Guide
Timing Analyzer
2021-06-29 14:28:26
2.27MB
1
时序约束与时序分析系列博客，完整版PDF指导文件。博客地址：
https://blog.csdn.net/qq_33486907/article/details/89380368
2021-06-26 19:02:22
3.44MB
文档详细叙述了常用时序分析SDC的命令参考.是Design Compiler使用中很好的参考资料。几乎囊括了DC始终的全部的常用指令！
2021-06-13 00:59:50
251KB
1