zynq-7000学习笔记(十三)——Zedboard Linaro系统安装QT-附件资源

谈谈对数字信号处理(DSP)有中英文对照 翻译，可以做文献用，在论文里面直接使用的，

对数字信号发展历史，过程，未来的描绘。 有助于学习数字信号的朋友们。

手把手教你如何调试ZYNQ7020开发板，利用IP核和自编verilog代码，搭建和验证FPGA电路。

大家有好的资料，可以上传下，共同学习进步。

介绍了浮点DSP处理器TMS320C33和异步串行接口协议芯片TL16C752B的特点，分析了 其接口信号及时序。 基于复杂可编程逻辑器件(CPLD)设计了DSP处理器和TL16C752B之间的接口 电路，并给出了详细的软硬件实现方法。

去掉了zedboard设计的RGB转YUV及444转422的模块，从内存中直接输出YUV数据，vcresample编译错误也没有了。 工程在vivado 2016.4版本下编译通过。

采用DSP硬件，实现快速傅里叶变换，并将实验结果生成对应的报告，其中有具体的实现周期

本文档详细描述了基于Xilinx Zynq 7020 SOC的自定义IP的实现，并带领大家一步步完成自定义用户逻辑IP与Zynq ARM通过AXI-Lite通讯的实验。教程非常详细包括FPGA部分和SDK软件部分的开发，以及自定义驱动文件的创建和使用等。 ZYNQ芯片的PL部分也就是FPGA部分，定义了一个用户逻辑的IP，实现将两个输入的32bit的数据相加。自定义的用户逻辑IP中设计了4个寄存器，其中3个配置寄存器（可读、可写）和一个状态寄存器（只读）。 ARM处理器通过写配置寄存器slv_reg0和slv_reg1分别写入两个输入数据，用户逻辑做加法运算，计算相加的结果放入slv_reg3寄存器中。slv_reg3寄存器作为自定义IP的状态寄存器使用，不能写，只能读。ARM处理器读取slv_reg3寄存器中的数据，并将结果显示在串口调试工具窗口中。

前些日子，因为需要在STM32F103系列处理器上，对采集的音频信号进行FFT，所以花了一些时间来研究如何高效并精确的在STM32F103系列处理器上实现FFT。在网上找了很多这方面的资料做实验并进行比较，最终选择了使用STM32提供的DSP库这种方法。本文将以一个实例来介绍如何使用STM32提供的DSP库函数进行FFT。