搜索【lm3s|uart】的结果

STM32F091多串口程序

STM32F091串口驱动中断接收一转五程序，最多可以做到一转七。

2019-12-21 20:52:13 7.58MB STM32F091 串口 UART

1

4.MSP432学习之串口通信

TI MSP432学习之串口通信四个串口，但是串口0好像出问题了。为电赛准备的。

2019-12-21 20:51:21 2.76MB MSP432 ARM UART

1

基于MSP430F149单片机的语音播报模块使用例程

其实使用起来很简单，只要根据模块芯片的数据手册发送指令即可，这个也是我通过例程改的大笑，话不多说，直接上程序。

2019-12-21 20:51:20 282KB MSP430 UART XFS515

1

使用Verilog+quartus2+ModelSim仿真UART串口通信（32位）

在测试文件中，设定串口发送模块发送的内容，并发给接收模块接收端，通过仿真，可知接收模块接收内容和发送内容一致

2019-12-21 20:50:53 40KB FPGA串口 多字节通信

1

stm32f103串口空闲中断收发

为了解决stm32f103串口一次接收不定长度且没有结束标志的数据，选择空闲中断接收。经过修改，目前收发稳定，仅供参考。

2019-12-21 20:49:58 2.58MB stm32f103 UART

1

STM32 ADC/I2C +UART编程

STM32实现4路ADC采集，1路I2C采集，串口传出。使用STM32MX

2019-12-21 20:49:39 15.24MB 4ADC 2I2C

1

Verilog 实现的UART通讯

Verilog 编写的UART核，可以实现可定义形式数据的收到，测试工作正常

2019-12-21 20:43:15 6.45MB 串 Verilo UAR RS23

1

UART收发完整verilog代码

经测试可以正确收发，而且用比较少的资源实现，非诚适合在小芯片或者资源比较少的开发芯片上设计与实现！

2019-12-21 20:42:00 3.34MB uart veriog

1

FPGA（UART），基于QUARTusII环境，verilog语言编写，

本人自己编写的FPGA异步串口通信模块（UART），基于QUARTusII环境，verilog语言编写，包含仿真和全部程序及说明，验证通过，具有很好的稳定性和参考价值！

2019-12-21 20:41:03 2.16MB FPGA UART

1

RN8209C及D初始化及UART通讯参考程序.zip

附件是RN8209C初始化及UART通讯参考程序。（就是一个.C文件）

2019-12-21 20:40:06 7KB RN8209C 串口

1