搜索【lm3s|uart】的结果

Qt上位机软件源码

大学时项目用的上位机，用Qt写的，分享出来给大家参考参考，涉及到MJPEG摄像头数据的读取，串口数据的读取，TCP网络数据的读取

2019-12-21 20:20:35 979KB Qt MJPEG UART TCP

1

verilog实现的带FIFO的UART模块

verilog实现的带FIFO的UART模块，代码风格良好，模块化，具有较高的参考价值。

2019-12-21 20:19:45 975KB FPGA FIFO UART

1

UART verilog仿真实现

UART verilog仿真实现仿真功能实现

2019-12-21 20:18:50 3KB UART verilog 仿真实现

1

51 单片机 115200 12clock 模拟串口程序 UART

UART1 DRIVERS – 115200 Boundrate, 1 start bit, 8 dat – 22.1184MHz crystal, 12 machine clock

2019-12-21 20:15:07 2KB MCU UART 串口 115200

1

Atmega128上移植ucosii的实用例程

该工程在ICCV7 for AVR上开发，硬件atmel的Atmega128 ，移植ucosii，附带了UART通讯部分，经过工程实用，稳定可靠。

2019-12-21 20:14:55 281KB Atmega128 ucosii iccavr uart

1

FPGA串口通信程序

实现FPGA与电脑串口的通信程序，Quartus II 13.0 上运行无误，所用FPGA芯片型号为Altera Cyclone IV E ,EP4CE15F23C8。烧写进FPGA开发板后，从串口助手向FPGA板发数据，可从串口助手收到发送数据加一后的结果。

2019-12-21 20:12:08 10.26MB FPGA UART通信

1

stm32 hart通信程序

stm32实现hart与设备之间进行通信

2019-12-21 20:11:04 6.23MB stm32 hart uart 通信

1

普通单片机IO口模拟UART程序

利用单片机IO口模拟UART程序，系统用了一个定时器和一个外部中断，外部中断主要是用来检测串口起始位的到来。

2019-12-21 20:09:34 16KB IO模拟串口程序 UART

1

基于altera FPGA 的 UART IP核

使用verilog HDL语言编写的串口IP核，经过波形仿真验证

2019-12-21 20:09:07 1.48MB altera UART IP

1

stm32 uart1 发送接收数据

stm32 实现串口通讯 uart1 电脑串口发送、接收数据，已测试通过。

2019-12-21 20:08:43 4KB stm32 uart

1