CRC 12校验JAVA版 public class CRCtext { public static void main String[] args { 　　　　ＣＲＣ } }

通过FPGA驱动千兆以太网口，完成SPARTAN6上的UDP数据包闭环测试，即通过网口发送数据包到FPGA，FPGA内部将接收到的数据返回到PC机，建议测试之前添加ARP静态绑定，FGPA内部的IP以及MAC地址在ROM里的COE文档里可以看到，发送端添加了CRC以及整体CHECKSUM的计算

在LabVIEW中实现CRC计算的子VI，可以直接调用。包含CRC-32、CRC-16-CCITT-0x1D0F、CRC-16-CCITT-0xFFFF、CRC-16-CCITT-xModem、CRC-8-CCITT、CRC-8-Maxim 1-Wire (DOW)。

基于labview的CRC16校验计算，直接上源码，以16进制输入，直接得出校验结果，采用控件+代码的方式，比较简单，代码编写更简便，方便使用

实现CRC校验码的生成以及码块分割（依据协议3GPP 36.212）

CRC-32/MPEG-2的校验方法实现源码-MATLAB function函数，可以在simunlink嵌入式function调用。

包括下面文档： readme.txt : This file crc8_8.v : CRC-8, 8-bit data input. crc12_4.v : CRC-12, 4-bit data input. crc16_8.v : CRC-16, 8-bit data input. crc_ccit_8.v : CRC-CCIT, 8-bit data input. crc32_8.v : CRC-32, 8-bit data input. crcgen.pl : Perl script used to generate Verilog Source for CRC caluculation.

该文件支持CRC8、CRC16、CRC24、CRC24四种编码模式，只需要输入数组和编码长度即可

找了很久， 找的很累， 还是没有找到， 于是就自己写一个吧。用于CAN BUS总线 CRC计算器。

CAN报文simulink CRC校验模型，包括CANpack、CRC生成、报文重新打包一级收到报文后的校验