用FPGA当主控芯片来显示数码管数据,里面有三种设计方法,模块化设计程序,模块之间有详细讲解!
2022-05-25 09:44:46 1.32MB 数字钟
1
数字钟的设计原理图,内容清晰,准确,按要求完成
2022-05-22 13:24:34 52KB 数字钟 设计
1
单片机课程设计数字钟.pdf
2022-05-21 15:01:15 235KB 单片机 源码软件 嵌入式硬件 资料
Verilog 语言描写的数字时钟 多功能
2022-05-19 21:35:38 125KB hdl 数字钟
1
数字钟电路仿真设计,使用muitisim13.具有整点报时,闹钟,倒计时,秒表,自动校时等多种功能。
2022-05-16 18:37:50 1.41MB 数电 模电 数字钟 闹钟
1
12小时数字钟课程报告 基于FPGA的vhdl语言设计
2022-05-14 17:57:17 506KB VHDL
1
文中简要介绍了一种基于FPGA的多功能数字钟设计方案。在实现数字钟计时、校时和整点报时等基本功能的基础上增加世界时钟功能,能够将北京时间快速转换为格林威治标准时。该方案采用VHDL和原理图相结合的设计输入方式,在QuartusⅡ开发环境下完成设计、编译和仿真,并在FPGA硬件开发板上进行测试,实验证明该设计方案切实可行,对FPGA的应用和数字钟的设计具有一定参考价值。
2022-05-14 01:00:44 788KB FPGA VHDL 数字钟 世界时钟
1
verilong 数字钟代码 24小时制,可现实星期,仿真通过
2022-05-13 19:33:41 1KB verilog 数字钟
1
Verilog语言设计数字钟,具有闹钟,校准,整点报时功能
2022-05-13 15:21:48 4KB codes
1
运用labview做的一个数字钟,具有整点报时功能,显示时间日期,界面特别漂亮,代码的结构很清晰易懂
2022-05-12 15:14:07 3.51MB labview 数字钟  整点报时
1