搜索【 VHDL】的结果

FPGA开发VHDL设计实例程序

FPGA开发VHDL设计实例程序有27个设计实例，包括DA/AD，频率计、电子琴、波形发生、出租车计价器等等

2021-11-16 20:52:14 1.22MB FPGA VHDL 实例程序

1

俄罗斯方块VHDL设计

此例为俄罗斯方块游戏的硬件描述语言VHDL的设计

2021-11-15 22:02:24 3.67MB VHDL ISE XILINX 俄罗斯方块

1

任意整数占空比50%分频器vhdl

学习期间写的，参考了书上的例程该代码实现了1~255整数分频，不管偶数奇数都可实现50%占空比

2021-11-15 21:42:14 282KB 分频器 任意整数 占空比50%

1

2048-DE1:Altera DE1 FPGA 板上 2048 游戏的 VHDL 实现-源码

2048-DE1 博洛尼亚大学“Digital Systems M”课程中开发的Altera DE1 FPGA Board上2048 Game的VHDL实现

2021-11-15 20:37:22 1.57MB VHDL

1

基于VHDL的调制解调器

为便于查找该路径中的文件名以中文命名，需改为纯英文即可调试仿真!

2021-11-15 20:06:47 831KB VHDL 调制解调器

1

信号发生器正弦波锯齿波三角波 VHDL

该内容包括其频率可调的正弦波锯齿波三角波等信号的VHDL语言程序和模块图，硬件连接模块图，真是不错的资源,绝对经典！

2021-11-15 18:08:51 152KB 信号发生器 正弦波锯齿波三角波 VHDL

1

实现名字在数码管上的滚动VHDL语言

在HDLE-1硬件描述语言综合实验平台上，用16×16LED阵列汉字显示学生本人的名字以及所在班级,有源代码

2021-11-15 10:44:27 4KB VHDL语言 硬件描述语言 名字滚动

1

循环格雷码VHDL源程序

我们知道格雷码计数的特点就是相邻的码字只有一个比特不同，那么我们在设计格雷码计数时找到这个比特取反就是了。找到这个比特的思路: 先将格雷码换算成二进制码，此二进制码中从LSB到MSB第一个为''0''的比特对应的格雷码位置即为所需位置，如果全''1''则MSB的位置为所需位置。

2021-11-15 10:42:28 29KB 循环格雷码 VHDL 源程序 文章

1

VHDL编写的16*16点阵显示汉字

一个比较简单的利用16*16点阵显示屏显示汉字的程序，汉字可以利用点阵字库获得，也可以自己设计。显示的汉字个数可以自行调节，有注释

2021-11-15 08:17:17 68KB VHDL 点阵

1

基于VHDL的数字秒表

为便于查找该路径中的文件名以中文命名，需改为纯英文即可调试仿真!

2021-11-14 23:17:27 408KB VHDL 数字秒表

1